

· CICLO DE BUSQUEDA. común os todos los instruccionelse Las CPU buscas unas instrucción en memotios. El PC almoceras las difección de * DECODIFICAC la próxima instrucción a buscar por esto la CPU incrementa su valor la Instrucción buscada se carga dentro del registro IR de la CPU · CICLO DE EJECUCIÓN! detende de la instrucción, tuede implicar vorios oteraciones. La CPU InterPreta coda Instrucción (que está en código binatio) y lleva a cabo los acciones requeridas. La ejecución del programa se interrumpe solo si la máquina se apagar, hay un error o umar instrucción que interrumção a la computadorar. INSTRUCCIÓN elemento outocontenido que pose todo la información me avoro pora llevor a calo un cido de instrucción. Contiene - Código de operación: que bocer? - Referencia a un operando DIRECCIONES : dande están? - Referencia a otro operando - Referencia a la próxima instrucción. Como siga? - Referencia a resultada dande rolleja el resultado? MAQUINA TEORICA DE 4 DIRECCIONES En una mogumo de 3 direcciones na existe la referencia a la préxima instrucción, CPU una registra PC de forma secuencial MA QUINA DE 2 DIRECCIONES: CPU com registro PC y mulhor otrociones: MOV - COPIA la dirección del operando 1 en la mirma dirección del resultado. LAS: MÁQUINA DE 1 DIRECCIÓN: CPU com registro PC y registro acumulador y mueros aterocionelis LOAD, STORE Sala direction del aterande 2 ACCIONES POSIBLES: · Procesador-memoria (transf de datas CPU-memoria) · Procesodor - E/S (+(onse de dotos cru y módulo de E/S) · Procesomiento de datos lalguna etc. oritmética er lagra con los dotes) · Control alteración de la recuencia de execución (inst. de valta) O COMBINACION DE LAS ACCIONES ANTERIORES

REPERTORIO DE INSTRUCCIONES Confunto completo	de instrucciones, aus
re realizar en una CPU (cód go móquina binotia), re	
mente how un conjunto de códigos de ensombleje.	The same of the sa
- De opetaciones : ADD (sumar), SUB (restar), LOAD (cargo	doter en un rocintra
De operandos: ADD BX, PEPE, surror contenidos de rog BX	
ALTO NIVEL A MIQUINA:	
Prog. 20 . COMPILADOR . Prog. En Leng . ENSAMBLADOR , Objeto	o Modulo Objeto libreras
	no quina de rutina en lan
	La codo
MEMORIA S.O.	
	lenguaje moigu na
Donde se almacenan operandos?	33
MEMORIA PRINCIPAL & memoria virtual a memoria cache	,
· REGISTRO DE LA CPU	
DISPOSITIVO DE E/S	
Alternativas de almacenamiento.	
TIPO PILA TIPO MEMORIA-MEMORIA	
• TIPO ACUMULADOR • TIPO REGISTRO - REGISTRO	
Teiper de instrucciones	
· Procesamiento de datos (aritmético-lágicos)	
Almaceromiento de datos (de memero)	
Transferencia de datos (de E/s)	
· Control (de testes y flujo del programa)	
Cuantos direcciones?	
- + durecames has instrucción: inst + complejos; + reg	ustron (+ nákida) -
inst how programou.	
direcciones por instrucción: inst complejos; + inst	by brazama la
coptación/ejecución de los inst. es + notida.	
DECISIONES EN EL DISEÑO DEL CONJUNTO DE INSTRU	ICCIONES
Tipos de operandos (datos).	
· Resertorio de operaciones (cuantos, cuales, complejidad).	

· Formatos de instrucciones (longitud, Nº de direc., tomoros de los compes) · Registros (Nº de reg. de la CPU referenciables, en cualis se hueden executor quienteraciones) · Modos de difercionomiento (; como en entecificada la uli de un operando el una ment.? · RISC contrapuesto as CISC TIPOS DE OPERANDOS: direcciones; mimeros (punto figo o flatante), Consicteres (ASCII, EBODIC); dotes légices (lits 100) Little endion: al lugte menos significative en la dirección con valor mumi sial war will Big end on: at luxte mos signification SI SE PERMITEN LOS ACCESOS NO ALINEADOS EN MEMBRIA SON MÁS LENTOS TIPOS DE OPERACIONES: tromsferencias de datas; pretraticas, légicas Conversión; entrada Isolida"; contral del sistema; contral de flujo 1. Transferencia de datos se delle expecções la ulicación del aperando fuente y destina; el tomoria de los dotos os ser transferidos y el moda de direc Cionomiento. Reg-Reg; Reg-Men & Men-Reg. Mov destino, Evente 2. Aritméticos: aperaciones las cos (ADD, SUB, MUL, DIV). Numeros enteros sin/con signa Numeros en junto flatante. Pueden incluirse atros ofteraciones: INC/DEC (2011); NEG ate (Ca2); ABSolute; SHIFT LEFT/RIGHT (desplays lite un lugar) 3- Logicos - Conversión: aperación es que manipulan lite individualmente OPEYACIONES booleanos (AND, OR, XOR, NOT) otras (Rotate left/right) in operaciones Pora combiair formatos de datos (conversión de binario a decimal o de EBCDIC a ASCII) 4 Entrada / Salida: paras instrucciones pera de accuses específicas (IN /OUT). Se Rueden realizar monda instrucciones de mormiento de dotos (MOV). Se pueden realizar ou través de un controlador aporte: DMA 5 Control de Elujo: modificam al robor contenido en al registro PC: soltos incondicionales / condicionales) con reterno a llomada a substino MODOS DE DIRECCIONAMIENTO e Inmediato el operando cantiene la información sobre la que fay que (4000) XA VOM) varietà · Directo de memoria o absoluto: La instrucción contiene la dirección de memorio exacto dande se encuentra el aperando; el aperando se encuentra en memorios (MOV BL, VAR byte) · Directo de registro: el operando está contenido en un registro (HOV AX, BX) · Indirecto de memoria (en desura).


· Indirecto con registro: la instrucción contiene una dirección que se emplea para leer en memorial unas dirección intermedia que será las rendadera dirección del alyto luscoolo. El operando se encuentro en memolia (MOV AX, [BX]) · Indirecto con desplazamiento: brodo, indexado a relatina al PC; PILA la SUBRUTINAS innovación en lenguales de Programación - Programa auto-contenido Puede invocarse desde cualquier Punto de un Programa con la instrucción CALL - Brida economia (código usado varios veces) y modubridad (subdivisión Pequeños) - Requiere possije de argumentos (Portómetros) Por valor o referencia Vía registros el Nº de rog. en la trincital limitación; en importante docu mentor que registros se uson Via menorio se una un órea definida de memorio (RAM); defal de estandos Via Pila: es el mitado más ampliamente usado, es independiente de m y registros, en undo por el inuario y tor el sistema Funcionamiento de una pila: el aperando está de firma implicata en la callega de la Pila; se requiere un registro Puntero de Pila (SP) apunto al último lugar wood. OPERACIONES: PUSH applor POP desapilor. Muere los datos freg-men mentreg 4 modifica el puntos SP PILA: estructura de almacenamiento dinámicas hos demando. terugadas for tener un puntera (STACK POINTER) indicador demento. Se desarrolla en la memorio INTERRUPCIONES mecanismo mediante el cual se ruede combiar el procesamiento normal de la CPU. Pueden ser de origen interno o externo : Por qué interrompir? · Resultado de una ejecución de una instrucción (E) overflow) · Temporizador interno del procesador (permite al s.o. realizar ciertas funciones de monero regular) · Operación de Els (E) indicar finalización normal de una operación) · Fallo de hardware (E) Pérdida de energia, error de Paridad en la memoria

En casa de una interrupción se transfiere el control al GESTOR ontes de esto hay que salvar el "estado del Procesador" GESTOR: Rutina, recuencia de instruccioner que restanden a la coura que acasiono la solicitud de interrupción quardos/restauras se mai/modifical ratores en registros. Retorna a la ejecución normal del programa interrumpido Los interrupciones pueden ser: · NO enmocarables: No bueden ignosouse; indican eventor religiosos d de altor prioridad, requieren respuesta eficiente y raixidar · Enmascarables: fueden ser ignelados; sus enentes ma configuran teligra d'fueden experor, la posible relicited de interoupción puede inhibitive con instrucciones especiales INTERRUPCIONES POR HARDWARE (Interrupt request) - generados por disposition de E/S - Son los " verdoderos" interout ciones - El sistema de computa tiene que monejor estas eventos externos " mo Moneoder" of "princromicer" - Ne estoin relacionados con el proceso en escución en ese momento Trass/excerciones: interrupciones per hordware creador por el procesador moderno en restuesta of cientos eventos internos. · Condiciones excepcionales: OverFlow en ALU de Punto Flotante. · Fallar de Programar: Tratar de ejecutar unas instrucción no definida · Fallos de hardware: error de paradod de memoria · Accesos no alineados o or gonos de memoria protegidos INTERRUPCIONES POR SOFTWARE instrucciones explicitor que afector al procesador de la misma manerar que los interrupciones por paralvore - Permiten depurar las gestares de interrupción - Pueden ser wodos para innacar funciones del 5.0. (permite que los subtritios del 5.0. se carques en l'alquir' lugar y ruedon utilizatse) - No requeren condor la dirección de la restinos en tiempo de ejecución - Sin allos deleviamos escribir todos los funciones que necesitamos d al cargos un tragramos hobia que "mirror" todos los llamados os funciones del BIDS 4 5.0. y reemployou en el cordige los direcciones de totos estos funciones inco

CICLO DE INTERRUPCIÓN
1- Se compruelar si se par relicitado alguna interrupción (irdicador Por Una
Señal, Flag, de Pedido de interrupción).
2. Si ma bay señal se catta la siguiente instrucción
3-54 hay algún pedido de interrupción pendiente
31. Se suspende la ejecución del programa en curso.
311. guarda su contexto (prox. instrucción a ejecutor y el estado del procesador).
3111 Corga el PC con la dirección de comienza del gestor. Se infellen otros
hedides de interrupción
314 Finalizada la rutina de gestión, el procesador retornar la ejecución del
Programa del usuatio en el punto de interrupción.
INTERRUPCIONES MULTIPLES
Con Interrupciones inhabilitardas:
· El bracerador Ruede y dels ignotor la señal de petición de interrupción si
se produce una interripción en ese momento.
· Si se fuliera generado una interrutción se montiene tendiente y se
examinato luego una vez que se layon babilitado nuesamente.
Con Interrupciones habilitadas:
· Ante una rdicitud, se inhabilitari; se gestiona la misma y luego se
habilitan atra vez.
Por lotanto las interrupciones se monejon en un orden secuencial estricto:
Con Prioridades:
- Una interorupción de prioridad más alta fuede interorumpir as un gestar
de interrupción de prietidod mener.
- Cuanda se ha gestionada la interrupción de provided más alta, el
procesador suelse a las interrupciones bresios (de menor protudad).
- Terminados todos los rutinos de gestión de interrupciones se
retama el programa del usuario
Las interrupciones se manejon anidando gestores.
RECONOCIMIENTO DE INTERRUPCIONES
Interrupciones multipivel codor distroction que tuede prosocor interrupción tiene
una entradas físicas de interrespeisón conectados os la CPU. Es sencello pero muy co

· Linear de interrupción únicar una solar entradar físicar de redidor de intervution or la que estan conectados tados los dispositions. Se dele "tregentor" a cada dispositiva si la producida el pedida de interrupción. (técoica POLLING/encuesta) · Interrupciones vectorizados el dispositira que quiere interrumpi admós de la señal de pedido de interrupción, del colocor en el luy de dotos un identificador (vector); la calacar el periférica directamente a contrabador de interrupciones (que se ocupa de tob) Si el procesador tiene una única entrada de pedido de interrupciones a si tenemos varios productores de interrupciones la solucionamos con el PIC, dispositivo controlador programoble de interrupciones. En un recretaria (ma procesa) La CPU le programa su funcionamiento Tablos de vectores de laterrupción en el mexa el tipo de interrupción (0 255) y el pracedimiento designado rara atenderla. Cada entrada es una dalle holobra (4 bytes): dirección del procedimiento que brinda el servicio (E):00009430 dande yyyy en la dirección lógica/gíxica). Tune rectores preasignodos: · Tipo O: Finaliza ejecución de Proglama: · Tipo 3: punto de Parada Para depuración/seguimiento. · Tipo 6: lectura de entrada std. Requiere el uso de BX · Tipo 7: escritura de salidar std. Requiere BX y AL Registros Internos del PIC · EOI : Kora Comandely (Pora Fin de lat escribir 20H) · IMR. móvicora de int. (enmascara con 1) · IRR: registro 8 lits emporcoros con 1 la posición del pedido • ISR: int en servicio (indica con 1 la posición que se estos otendiendos). · INTO ... INT 7: C/u con su vector. Se sitúan a Partir de la dirección 20H. Son accedidos con operaciones lectura y escritura en el espacio de E/s (iny out). Interrupciones hordware asignadas: · INTO > teclar F10 OINT1 + timer · INT2 - hardshake ·INT3 TOMA OINT 4 ON INT 7 no Usadas

MÓDULO DE ENTRADA/SALIDA PROBLEMAS: · gran variedad de perifércion con varios métodos de aperación transmision de diferentes contidades de dates; a diferentes ruela adades mon diffrentes frontes de dato y tomarie de falatro. Son todo's mos lentes que la CPU y las RAM. · Necesidad de mádules de E/S can alguna "inteligencia" FUNCION: realizar las interfaz entre el Procesador y la memoriar (bus) 4 los Periféricos. Pueden monejor to + periféricos (els bosicos mon ter teclado; de almoceramiento; de impresión; de comunicación con dispositivos remotos; multimediav; de automotización y control) COMPONENTES: O Registro Pator DATOS LEÍDO Y ESCRITO har la CPU y quinos hor las herificientes · REGISTIO PORO CONTROL: la CPU ESCRIBE · Registro STATUS: builde ser LEIDO her la CPU horar compositi · PUERTOS USB. enterfre el perifério y modulo de Els. Engla señales: - Señal de CONTROL: función al realizar (Ej: INPUT a READ, OUTPUT O WRITE) - Señal de ESTADO: READY / NOT READY - Control bágico momejo de direccionomiento Transductor: Compersión de dates - BUFFEY: adoptación (1, 8 0 16 lite) FUNCIONES: Control y temporización de 1 o + dispositivos · Interpretar los ordenes que recibe de CPU y transmitirlos al Periférico · Comunicación con la CPU (registros) y Memoria · Controlor los transferencias de datos e/ CPU y el periférico (convertir forma tos, adaptas velocidades) · Comunicación con los dispositivos (Periféricos) · Informar a la CPU del estado del periférico. · Almacenomiento temporal (buffering) de datos · Deterrion de errores * · Blogue de Lógica: encorgador de decir que se comecta con administrada las el lus de direcciones



b_Els por interrupciones de Las CPU no tiene que esperar las finalización de la tarea de Els, Puede seguir Pracesando · No se repite la comprobación de los estados de los módulos El módulo envia un redido de interrupción or la cru cuardo esta lista quevamente 1. CPU: empios unas orden de lectura (READ) MÓDULO E15: detiene los datos del perficio mientros la CPU realiza atro traliz 2 CPU: Cheques si pay redider de interrupciones pendientes al final de cada cicle de instrucción MÓDULO EIS: emite un tedido de interrutarion y la CPU 3 CPU detecta el judido, quardos el contexto, interrumpe el proceso y realizar la gestión de la intercupción 4 CPU: redictor las dates MODULO E/S: tromplere las dates Identificación del mádulo que interfumpe - DIFERENTES LÍNEAS PARA CADA MÓDULO (computadoros personales; limita el mimora de distriction - CONSULTA SOFTWARE (POLL O ENCUESTA) ocurrido un fedido de interiupción las CPU consulta os codos módulo para determinar quien que el demandante Resulta lento - CONEXION EN CADENA (daisy Chair) "horal Poll" las limeas de reconocimiento de interrupción se conecto encodenando los módulos, la línea de tedido en comportida. Umas vez enviadas las confirmación de porte de las CPU el modula responderai colocanda un rector (polobra) en al luy a la identificazión La CPU emplea el vector como kuntero para occedor a la rutura de servicio Todas las lineas de interrupción tienen un orden de prioridad Se debe usar un atloitre o gestor de interrupciones externo PIC que tiene 8 lineas de interrupción, podrá manejar 8 módilos de Els. Usando conexión en cascada hasta 64. Puede ser util tener una Interfase de Periféricas Programable PIO, es un módulo de Els de proposito general, posee Tineas de Els programable via los registros de control

memoria (DMA): se utilizar un Controlator DE DIMA I diassitivo caros de controlar una transferenciar de datos e/ un periférico y memoria sin intervención de la CPU). Delle actuar como rmoestra del lus durante la transferencia DMA y ser capa de: - Solutor el ma del les mediente los rendes y la lógica de arli-Iroll mecerorios - Esteculitar las dirección de memorio sobre la que se realiza la transferencia - generar los seriales de control del luy (sincronigación de la transferenció y tipo de operación lectro l'estretivo). ETAPAS: INICIALIZACIÓN las CPU dell'empior al interfor del territorios y al DMAC les topometres de la Transferencia INICIALIZACIÓN DEL INTERFAZ (Bus master: CRU - Bus Slave: Interfaz) · Nº bytes a transferir. . Tipo de operación (lectura les chituta) · Otra información de control (Pista, sector, etc.) INICIALIZACIÓN CONTROLADOR DHA (BUS moster: CPU - BUS Slave: DHAC) · Nº bytes o Polabras a transferir. • Tipo de transferencia (lectura / escritura) · Dirección de memoria inicial Para la transferencia · N' de conal (Para DMAs con varios conales) Destruis de la inicialización la CPU retorna a sus torres y mase prescupar mos de la endución de la transferencia REALIZACIÓN DE LA TRANSFERENCIA cuando el periferico está listo se la indias al DMAC. quen pide el control del los y se realiza la transferencio el tenferio y memotio Bus moster: DMAC + memoria - Bus slave: Memoria Destruis de la transferenció de codo polotro se actualizam las registras del DMAC (Nº bytes o Robbias a transferir y dirección de menoria). FINALIZACION DE LA TRANSFERENCIA: el DIAC Illero de les y demedia el control a la CPU; suele activar una señal de interrupción hara indicar a la CPU la finalización de la aprolión de Els relictados PROBLEMAS . Se Ruede degrador el rendimiento de la CRU s el DHAC hace uso intensivo del bus la CPU no Puede acceder a monoria Para leer inst./doins - Salución una de mematio caché lla CRU dejo de necesitor el lus tarque be inst. de la cache ; el DMAC apparecha ester internalor que la CRI ma ura el lus tora realizar la transferencias.

En coso de computadoras sin caché el procesador no utiliza el bus en todos las foses de la ejecución de unas instrucción, el DMAC Puede ofrosecrat las fases de ejecución de una instrucción en las que la CPU no utiliza el bus Para realizar sus transferencias Si el DMAC solo tomos el control del lus durante los intercoloss de tiente en los que la CPU mo face mo del mismo el rendimiento del sistema no sufrirá degradación alguna. 2 TIPOS DE TRANSFERENCIA DMA MODO RAFAGA: el DMAC redicita el control del lus os la CPU, cuando la CPU concede el luy, el DMC ma la libera basta baler finlizado la transferencia de todo el llaque de datos completo. Ventajo: la transferencia se realiza de forma rapidar Desventaja: durante el tiempo que dura la transferencia la CPU no Puede Utilizar el bus con memoria, la que puede degradar el rendimiento del sistema DNA MODO ROBO DEL CICLO: al DMAC redicitos el control del luz a la CPU Cuanda la CPU concede el lus al DMAC, se realiza la transferencia de una unica kalatra y deskués el DMAC bleva el lus. El DMAC relicta el control del lus tontos veces como sea necesorio hosta finalizar la transferencio del bloque completo. Ventajo: no se degrada el rendimiento del sistema Destentaja: la transferencia tarda más tiempo en realizarse Para la CPU ma es una interrupción (el procesador no dele guardor el contexto). Si lien el trolgo de la CPU en lente, no será tanta como si ella realizara la transferencia. Par la tanta, Para transferencia de E/S de multiples talabras, es la técnica más eficiente