# Relatório de Sistemas Digitais Traballho L2 Circuitos Combinatórios Típicos

João Oliveira Tomás A. Reis

Instituto Superior Técnico Universidade de Lisboa

21 de Março de 2014 Quinta-Feira LSD1

# 1 Introdução

## 2 Projecto

#### 2.1 Entradas e Saídas

Estando A, B e S no intervalo [0;3] cada um será representado por dois bits, enquanto  $C_0$  apenas necessitará de um. A codificação de A,B e S seguirão a conversão habitual de binário para decimal, como apresentado na seguintes tabela:

#### 2.2 Tabela de verdade

- 2.3 Transformação das expressões algébricas
- 2.3.1 De forma a serem concretizadas com portas NAND-2, NAND-3 e NOT

# 3 Montagem e Teste

### 3.1 Montagem

Montou-se o circuito na breadboard utilizando os circuitos requisitados.

### 3.2 Utilização da Ponta de Prova

	Valores de	e entrada		Valores	Esperados	Valores Obtidos		
a <sub>3</sub>	a <sub>2</sub>	$a_1$	a <sub>0</sub>	$f_1$	$f_0$	$f_1$	f <sub>0</sub>	
0	0	0	0	L	Н			
0	0	0	1	L	Н			
0	0	1	0	L	Н			
0	0	1	1	Н	L			
0	1	0	0	L	Н			
0	1	0	1	L	Н			
0	1	1	0	L	Н			
0	1	1	1	L	Н			
1	0	0	0	L	Н			
1	0	0	1	L	Н			
1	0	1	0	L	Н			
1	0	1	1	L	Н			
1	1	0	0	L	Н			
1	1	0	1	L	Н			
1	1	1	0	L	Н			
1	1	1	1	L	Н			

Tabela 1: Tabela de Testes das Funções

#### 3.3 Teste do circuito

### 4 Conclusão

Com este trabalho teve-se como objectivo a concepção e concretização de um circuito que executa duas funções combinatórias. Para tal utilizou-se os Mapas de Karnaugh para obter as funções como soma de produtos e também como produto de somas para que depois fossem facilmente convertidas para expressões com, exclusivamente portas NAND e NOT ou NOR e NOT. A partir destas expressões escolhemos a mais económica e eficiente de implementar, tendo elaborado o respectivo diagrama lógico e esquema eléctrico após selecção dos circuitos integrados a usar.

Valores de entrada					Valores Esperados				Valores Obtidos			
l <sub>2</sub>		I <sub>0</sub>	$f_1$	$f_0$	S <sub>3</sub>	$S_2$	$S_1$	$S_0$	S <sub>3</sub>	$S_2$	S <sub>1</sub>	S <sub>0</sub>
0	0	0	Χ	0	L	L	L	L				
0	0	0	Χ	1	L	L	L	Н				
0	0	1	Χ	0	L	L	L	L				
0	0	1	Χ	1	L	L	Н	L				
0	1	0	Χ	0	L	L	L	L				
0	1	0	Χ	1	L	Н	L	L				
0	1	1	Χ	0	L	L	L	L				
0	1	1	Χ	1	Н	L	L	L				
1	0	0	0	Χ	L	L	L	L				
1	0	0	1	Χ	L	L	L	Н				
1	0	1	0	Χ	L	L	L	L				
1	0	1	1	Χ	L	L	Н	L				
1	1	0	0	Χ	L	L	L	L				
1	1	0	1	Χ	L	Н	L	L				
1	1	1	0	Χ	L	L	L	L				
1	1	1	1	Χ	Н	L	L	L				

Tabela 2: Tabela de Teste das Saídas