Arquiteturas de Computadores Paralelos

ELC139 - Programação Paralela

João Vicente Ferreira Lima (UFSM)

Universidade Federal de Santa Maria

jvlima@inf.ufsm.br
http://www.inf.ufsm.br/~jvlima

2023/1



Outline

- 1 Introdução
- Taxonomia de Flynn




Outline

- Introdução
- Taxonomia de Flynn



Evolução dos processadores

42 Years of Microprocessor Trend Data



Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten New plot and data collected for 2010-2017 by K. Rupp




Outline

- Introdução
- Taxonomia de Flynn



Taxonomia de Flynn



4014711111111

Single instruction, single data (SISD)

- Uma instrução opera sobre um dado de cada vez.
- Arquitetura Von Neumann.




Single instruction, multiple data (SIMD)


- O processador executa um conjunto de operações simultaneamente sobre múltiplos dados (matrizes ou vetores)
- Muito usada em HPC
- Exemplos de arquiteturas
 - NEC SX-Aurora TSUBASA
 - GPUs como Single Instruction Multiple Threads (SIMT)

NEC SX-Aurora TSUBASA


- Cada Vector Engine Processor pode ter até 16x cores.
- FMA Fused multiply-add a*b + c



- CPUs executam uma sequência de instruções o mais rápido possível
- GPUs executam um grande número de instruções concorrentes









https://dogg.nuidia.gom/guda/guda.g.nrogramming.guido/

between all GPU kernels







Multiple instruction, single data (MISD)

- Múltiplas instruções operam sobre um dado de cada vez.
- Nunca desenvolvida
- Algumas vezes associado a systolic arrays




Multiple instruction, multiple data (MIMD)

- Múltiplas instruções operam sobre múltiplos dados simultaneamento.
- Memória compartilhada
 - Multiprocessador simétrico (SMP)
 - Sistemas com acesso n\u00e3o-uniforme a mem\u00f3ria (NUMA)
 - Processadores multicore



IBM Cell processor

- Processador multi-core baseado no PowerPC
- 1x IBM PowerPC processing element (PPE)
- 8x synergistic processing elements (SPE)
- A movimentação de dados entre caches dependia do programador




US Condor Cluster (PS3)




17/23

Intel Knights Landing

- Processador manycore x86
- 68 núcleos, totalizando 272 núcleos e 1088 threads, 1.4
 GHz
- 96 GB DDR4 RAM + 16 GB HBM MCDRAM
- Sistema Linux próprio com comandos



Intel Knights Landing



MCDRAM is NUMA node 1

MCDRAM acts as memoryside cache for DDR

DDR is NUMA node 0


DDR is NUMA node 0


Part of MCDRAM is cache, when a part is NUMA node 1

DDR is NUMA node 0




Intel Knights Landing









Cache mode


Flat mode

Hybrid mode





Sun UltraSPARC T2






ARM big.LITTLE

Low Load A15 Cluster CPU0 CPU1 A7 Cluster CPU1 CPU₂ CPU3 CPU2 CPU3 Cache Coherent Interconnect (CCI)

High Load in a Single Processor





Inactive Processor



Active Processor



https://joao-ufsm.github.io/par2023a/



