Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais



Aula 07

Assuntos:

- Máquinas de Estados Finitos.
- One-hot encoding
- o Múltiplos process ou um único process?

Objetivos:

- o Entender como modelar máquinas de estados finitos em VHDL.
- Apresentar modelos de codificação de máquinas de estados finitos usando um único processo e múltiplos processos.
- Entender a diferença entre as máquinas de Mealy e de Moore.
- o Entender as vantagens e desvantagens da codificação one-hot.
- Consolidar conceitos de concorrência entre processos.

Entender os tipos *Enumerated* em VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1. O que são e para que servem as máquinas de estados finitos?
- Quais as diferenças entre Máquinas de Mealy e Máquinas de Moore?
- 3. Como modelar máquinas de estados finitos em VHDL:
- 4. Usando um único process?
- 5. Usando múltiplos processes?
- 6. O que é one-hot encoding?
- 7. Como modelar os estados de uma Máquina de Estados Finitos em VHDL usando *one-hot encoding*?

Referências:

1. B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.

Mário Côrtes. VHDL: máquina de estados (FSM) (Slides). 2011. Disponível em:

http://www.ic.unicamp.br/~cortes/mc602/slides/VHDL/VHDL 6 MC FSM v2.pdf.