Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

INCIPIT VITA NOVA

Aula 05

Assuntos:

- Tipos de dados básicos em VHDL e conversão de tipos.
- Conceitos de sinais e variáveis.
- Comandos para atribuição de sinais e variáveis.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- Qual a diferença entre os tipos bit e std_logic?
- Quais pacotes da library "ieee" são extensões definidas por desenvolvedores de ferramentas e devem ser evitadas por não serem pacotes padrão definidos pelo IEEE?
- Como realizar operações aritméticas (soma, subtração,...) usando std_logic_vector?
- Onde um signal deve ser declarado?
- Onde uma variable deve ser declarada?
- Qual a diferença entre um signal e uma variable?
- Qual a diferença entre um *signal* e uma variável de uma linguagem de programação, como C, por exemplo?
- Qual a diferença entre uma variable e uma variável de uma linguagem de programação, como C?

Objetivos:

- Entender os tipos de dados básicos da linguagem VHDL
- Entender os tipos de dados definidos por algumas bibliotecas para a linguagem
 VHDL
- Entender quando é possível e como deve-se realizar a conversão de tipos em VHDL
- Conceituar sinais e entender onde podem ser utilizados
- Conceituar variáveis e entender onde podem ser utilizadas

Documentos disponíveis no moodle:

- 1. Sabih H. Gerez. VHDL for Simulation and Synthesis. University of Twente. 2016.
- 2. B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.