Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais



Aula 06

Assuntos:

- Declarações concorrentes.
- o Declaração *Process* em VHDL.
- Lista de sensibilidade.
- Declarações sequenciais em VHDL.

Objetivos:

- Entender o comportamento das declarações concorrentes em VHDL.
- Estudar a estrutura da declaração Process e seu funcionamento.
- Entender a lista de sensibilidade do *Process* e como ela influencia no comportamento do modelo.
- Aprender como utilizar atribuições a variáveis dentro de um *Process* para modelar comportamento sequencial.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1. Qual a diferença entre concorrência e paralelismo?
- Por que as construções concorrentes em VHDL não são chamadas de paralelas?
- 3. Quando as construções concorrentes em VHDL podem apresentar comportamento paralelo?
- 4. Qual a diferença entre se atribuir o valor a um sinal dentro de um *Process* ou fora dele?
- 5. Qual a função da lista de sensibilidades de um processo?
- 6. Quais as regras para se definir o que deve ser incluído na lista de sensibilidade de um Processo?
- 7. Como se define atribuições sequenciais dentro de um *Process*?

Se o modelo VHDL será sintetizado em um hardware que permite paralelismo, por que precisamos de construções sequenciais? Paralelo não é mais rápido?

Referências:

- 1. B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.
- Rob Pike. Concurrency Is Not Parallelism. 2012. Disponível em: https://vimeo.com/49718712. Acesso em: 25/08/2018.
- Rob Pike. Concurrency Is Not Parallelism (Slides). 2012. Disponível em: https://talks.golang.org/2012/waza.slide. Acesso em: 25/08/2018.