# Modelos de Representação de um Sistema top-level em VHDL: Comportamental,Fluxo de dados e Estrutural.

Disciplina: Laboratório de Sistemas Digitais

Professor: Jhonattan Córdoba Ramírez

Alunos:

João Pedro Copelli - 2021014414 João Victor Gomes - 2020072690 Marcelle Christine Aquino Silva - 2021014546

22 de outubro de 2022



### UNIVERSIDADE FEDERAL DE MINAS GERAIS ESCOLA DE ENGENHARIA

2

### Sumário

| 1 | Intro           | odução  | 3  |
|---|-----------------|---|----|
| 2 | Parte Teórica   |   | 3  |
|   | 2.1             | Como descrever uma arquitetura em VHDL?   | 3  |
|   | 2.2             | 2) Quais são as diferenças entre os modelos de representação de sistemas: Comportamental, Fluxo de dados, Estrutural? | 3  |
|   | 2.3             | Quais as vantagens/desvantagens dos modelos para representação de sistemas top-level?                                 | 4  |
|   | 2.4             | Quais são as declarações concorrentes que envolvem cada modelo?   | 4  |
|   | 2.5             | .Qual é o modelo de representação de sistemas mais usado?   | 5  |
| 3 | B Parte Prática |   | 5  |
| 4 | 4 Conclusão     |   | 12 |



### 1 Introdução

A declaração da arquitetura ("architecture") descreve o comportamento da entidade, define o seu funcionamento interno, isto é, como as entradas e saídas influem no funcionamento e como se relacionam com outros sinais internos. Para tal, utiliza-se uma série de comandos de operação. A declaração de uma arquitetura pode conter comandos concorrentes ou seqüenciais. Sua organização pode conter declaração de sinais, constante, componentes, operadores lógicos, etc, assim como comandos(ex: BEGIN, END). VHDL permite ter mais de uma architecture para a mesma entidade.

- A arquitetura de uma entidade pode ser descrita de três formas distintas de abstração, mas que, em geral, conduzem a uma mesma implementação. este relatório abordará Modelos de Representação de um Sistema top-level em VHDL:
- Descrição estrutural
- Descrição por Fluxo de dados ("data-flow")
- · Descrição comportamental

### 2 Parte Teórica

#### 2.1 Como descrever uma arquitetura em VHDL?

A declaração da arquitetura mostra como deve ser o funcionamento interno da entidade, ou seja, como as entradas e saídas influem no funcionamento e como se relacionam com outros sinais internos. E para isso, utiliza-se uma série de comandos de operação. A declaração de uma arquitetura pode conter comandos concorrentes ou sequenciais. Sua organização pode conter declaração de sinais, constantes, componentes, operadores lógicos, etc, assim como comandos(ex: BEGIN, END).

## 2.2 2) Quais são as diferenças entre os modelos de representação de sistemas: Comportamental, Fluxo de dados, Estrutural?

Descrição Comportamental: consiste na descrição de sistemas sequenciais cujo comando fundamental é o process o qual pode ser, opcionalmente prece-



dido de um label e seguido de uma lista de sensibilidade que indica quais são as variáveis e sinais cuja alteração deve levar à reavaliação da saída. Descrição Fluxo de Dados: Descreve o que sistema deve fazer utilizando expressões lógicas e comandos concorrentes, Neste tipo de descrição, os valores de saída são atribuídos diretamente, através de expressões lógicas. Todas as expressões são concorrentes no tempo, ou seja, as atribuições ocorrem simultaneamente. Geralmente descrevem o fluxo de dados no sistema. Descrição Estrutural: Descreve como é o hardware em termos de interconexões entre componentes.as atribuições de sinais são feitas através do mapeamento de entradas e saídas de componentes. Ou seja, é como se fosse uma lista de ligações entre componentes básicos pré-definidos, onde:

Component: é exatamente a descrição de um componente; Port map: é um mapeamento deste componente em um sistema maior.

## 2.3 Quais as vantagens/desvantagens dos modelos para representação de sistemas top-level?

As vantagens dos modelos para representação de sistemas top-level incluem a facilidade de identificação dos componentes principais (que seriam desenvolvidos para a dita finalidade e suas interfaces), a forma sintetizada pela qual se descreve todos os sistemas e processos utilizados, a maior facilidade de se entender o comportamento desempenhado pelo sistema desenvolvido e também uma maior facilidade de substituir por outros processos, uma vez que se sabe sua lógica, em decorrência justamente dos atributos previamente mencionados. As desvantagens desses modelos de representação é que eles não expõem de forma muito detalhada o design lógico do sistema e também não detalham cada uma das lógicas dos componentes. Isso contribui para que eventuais falhas internas sejam mais difíceis de se identificar e reparar.

## 2.4 Quais são as declarações concorrentes que envolvem cada modelo?

Os modelos estrutural e de fluxo de dados possuem declarações concorrentes, enquanto o comportamental não possui. Possuir declarações concorrentes significa que todos os comandos são executados paralelamente. Em uma descrição de arquitetura por fluxo de dados ou comportamental, podem ser utilizados alguns comandos com o objetivo de facilitar a descrição de circuitos mais complexos. Esses comandos podem ser concorrentes, e alguns deles se contidos em regiões específicas de códigos, como dentro de processos, são avaliados na sequência em que são apresentados.



## 2.5 .Qual é o modelo de representação de sistemas mais usado?

O modelo de representação estrutural é a mais utilizada em VHDL. Isso ocorre devido a esse tipo de modelagem suportar conceitos de design hierárquico. Além disso, suporta a reutilização de unidades de design, bem como a capacidade de usar bibliotecas predefinidas de módulos.

### 3 Parte Prática

Criamos um novo projeto no Quartus II Utilizando como base o arquivo FlipFlopD.vhd disponível, em seguida foi descrito em VHDL um Flip-FlopD usando um modelo de representação de sistemas em fluxo de dados.

```
use IEEE.STD_LOGIC_1164.ALL;
 use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
⊟entity FlipFlopD is
Port ( d,clk : in STD_LOGIC;
q,qb : inout STD_LOGIC);
end FlipFlopD;
□architecture dataflow of FlipFlopD is
signal d1,s1,r1:STD_LOGIC;
⊟beain
 s1 <= d nand clk;
 d1 <= d nand d;
 r1 <= d1 mand clk;
 q <= s1 nand qb;
 qb <= r1 nand q;
 end dataflow
```

Figura 1: código flipflop data flow

e escrito um arquivo testbench para que fosse possivel testar a descrição vhdl sintetizada.



Figura 2: código testbench flipflop data flow

seguindo as atividades propostas voltou-se ao quartus para gerar o rtl e tambem gerar o post-map verificando sua implementação interna o resultado pode ser visto na figura abaixo




Figura 3: FIGURA 1: Rtl e post maping do flipflop D usando um modelo de representação em fluxo de dados



o diagrama representa corretamente um flip flop sensível a borda de subida apresentando um comportamento coerente ao descrito no código posteriormente Utilizando como base o arquivo "fulladder.vhd" disponível, foi feita a descrição em VHDL de um full adder usando um modelo de representação de sistemas comportamental e feito um arquivo testbench para testar.

Figura 4: código fulladder comportamental



Figura 5: código testbench fulladder comportamental

em seguida foi gerado o rtl e o post-mapping e seus diagramas e estruturas analizados.






Figura 6: FIGURA 2: Rtl e post maping do Full Adder usando um modelo de representação Comportamental

como observado na figura acima Os resultados Estão de acordo Com o esperado e por fim foi utilizado o (fulladder.vhd) para construir um somador completo de 4 bits utilizando um modelo de representação estrutural.e feito um arquivo testbench para testar a sua descrição vhdl sintetizada.



Figura 7: código somador 4bits estrutural

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

Jentity tb_Adder4 is
-end tb_Adder4;
Jarchitecture teste of tb_Adder4 is

Jentity tb_Adder4;
Jarchitecture teste of tb_Adder4 is

Jentity tb_Adder4;
Jarchitecture teste of tb_Adder4 is

Jentity tb_Adder4
Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 of teste is a downto 0;
Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 of teste is a downto 0;
Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 of teste is a downto 0;
Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 of teste is a downto 0;
Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 is

Jentity tb_Adder4 of teste is a downto 0;
Jentity tb_Adder4 is

Jentity tb_Adder4 is
```

Figura 8: código testbench somador 4bits estrutural

Com tudo verificado e o código alterado conforme a descrição acima, fizemos a configuração do testbench e executamos a simulação pelo ModelSim.

Os resultados obtidos foram esses:






Figura 9: rtl somador 4bits




Figura 10: post mapping somador






Figura 11: post maping somador




Figura 12: simulação somador

### 4 Conclusão

Como podemos observar pelas figuras acimas os resultados obtidos foram iguais aos resultados esperados.