Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Complemento Aula: 08

Assuntos:

Modelos de Representação de um Sistema top-level em VHDL: Comportamental,
 Fluxo de dados e Estrutural.

Avaliação teórica:

Perguntas feitas pelo professor.

Atividades práticas em sala de aula:

- Utilizando como base o arquivo "FlipFlopD.vhd" disponível, descreva em VHDL um Flip-FlopD usando um modelo de representação de sistemas em fluxo de dados. Escreva um arquivo testbench para testar a sua descrição vhdl sintetizada.
- Volte ao Quartus II e acesse o Menu Tools → Netlist Viewers → RTL Viewer. Observe se o diagrama mostrado é coerente com o que você esperava.
- Acesse o Menu Tools → Netlist Viewers → Technology Map Viewer (Post- Mapping).
 Clique duas vezes sobre as "caixas" para observar sua implementação interna.
 Analise como estas caixas se relacionam com os elementos lógicos do DLP.
- 4. Utilizando como base o arquivo "fulladder.vhd" disponível, descreva em VHDL um fulladder usando um modelo de representação de sistemas comportamental. Escreva um arquivo testbench para testar a sua descrição vhdl sintetizada.
- 5. Repita as atividades 2 e 3.
- 6. Utilize o circuito descrito acima (fulladder.vhd) para construir um somador completo de 4 bits utilizando um modelo de representação estrutural. Escreva um arquivo testbench para testar a sua descrição vhdl sintetizada.
- 7. Repita as atividades 2 e 3.
- 8. Simule os sistemas e apresente os resultados que você desenvolveu ao professor da disciplina.



Atividade Práticas no laboratório:	
Relatório: Paginas (max. 3)	