Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais



Aula 04

Assuntos:

- Síntese de Sistemas Digitais em DLPs.
- o Modelagem de SDs em VHDL para síntese e para simulação.
- Construções sintetizáveis e não sintetizáveis em VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder as seguintes questões

- Como funciona o processo de simulação de um sistema digital?
- O que é o Ciclo Delta (*Delta Cycle*) e como ele se relaciona com simulação de sistemas digitais?
- O que são Testbenches?
- O que é síntese de sistemas digitais?
- O que são construções sintetizáveis e construções não sintetizáveis?
- Como implementar um modelo de sistema digital em VHDL que pode ser sintetizado?
- O que é mapeamento tecnológico?

Objetivos:

- Entender como o conceito de síntese se relaciona com a modelagem dos sistemas digitais em VHDL
- Introduzir as diferenças entre modelos para síntese e modelos para simulação em
 VHDL
- Realizar uma introdução do conceito de Testbench
- Conceituar Mapeamento tecnológico e como está relacionado ao fluxo de projeto em DLPs
- Exercitar os conceitos por meio da descrição de um sistema usando VHDL e o
 Quartus II

Documentos disponíveis no moodle:

1. Sabih H. Gerez. VHDL for Simulation and Synthesis. University of Twente. 2016.

- 2. Frank Vahid. Sistemas Digitais: Projeto, Otimizações e HDLs. Bookman. 2008.
- 3. B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.
- Petter Källström. The Mystery Delta Cycle. Disponível em: https://users.isy.liu.se/da/petka86/Delta_cycle.pdf.
 Acesso em: 02/08/2018.