| Instrução | Operandos      | RTL   | Flags afectadas              | Comentários   |
|-----------|----------------|---|------------------------------|---|
| ADD       | Rd, Rs         | Rd ← Rd + Rs  | Z, N, C, V                   | Comentarios   |
|           | Rd, k          | Rd ← Rd + k   | Z, N, C, V                   | k ∈ [-8 +7]   |
|           | Rd, Rs         | Rd ← Rd + Rs + C  | Z, N, C, V                   |   |
| SUB       | Rd, Rs         | Rd ← Rd – Rs  | Z, N, C, V                   |   |
| SUB       | Rd, k          | Rd ← Rd – k   | Z, N, C, V                   | k ∈ [-8 +7]   |
| SUBB      | Rd, Rs         | Rd ← Rd – Rs – C  | Z, N, C, V                   | K-C[V]  |
|           | Rd, Rs         | (Rd – Rs)   | Z, N, C, V                   | Rd não é alterado   |
| CMP       | Rd, k          | (Rd – k)  | Z, N, C, V                   | K ∈ [-8 +7], Rd não é alterado  |
| MUL       | Rd, Rs         | Rd ← Rd * Rs  | Z, N, C, V                   | O registo Rs é alterado   |
|           | Rd, Rs         | Rd ← quociente(Rd / Rs)   | Z, N, C, V←0                 | Divisão inteira   |
|           | Rd, Rs         | Rd ← resto(Rd / Rs)   | Z, N, C, V←0                 | Resto da divisão inteira  |
| NEG       | Rd             | Rd ← –Rd  | Z, N, C, V                   | Complemento para 2, V←1 se Rd for 8000H                                 |
| AND       | Rd, Rs         | Rd ← Rd ∧ Rs  | Z, N                         | Supplemente para 2, 1 1 55 1 ta 15. 5555.1                              |
|           | Rd, Rs         | Rd ← Rd v Rs  | Z, N                         |   |
| NOT       | Rd             | Rd ← Rd ⊕ FFFFH   | Z, N                         | Complemento para 1  |
| XOR       | Rd, Rs         | Rd ← Rd ⊕ Rs  | Z, N                         |   |
| TEST      | Rd, Rs         | Rd A Rs   | Z, N                         | Rd não é alterado   |
| BIT       | Rd, n          | Z ← Rd(k) ⊕ 1   | Z                            | Rd não é alterado   |
|           | Rd, n          | Rd(n) ← 1   | Z, N ou outra (se Rd for RE) | n ∈ [0 15], Se Rd=RE, afecta apenas RE(n)                               |
| El        | - /            | RE(IE index) ← 1  | EI                           | Enable interrupts   |
| EI0       |                | RE (IE0_index) ← 1  | EI0                          | Enable interrupt 0  |
| EI1       |                | RE (IE1 index) ← 1  | EI1                          | Enable interrupt 1  |
| El2       |                | RE (IE2 index) ← 1  | EI2                          | Enable interrupt 2  |
| EI3       |                | RE (IE3 index) ← 1  | EI3                          | Enable interrupt 3  |
| SETC      |                | RE (C index) ← 1  | С                            | Set Carry flag  |
| EDMA      |                | RE (DE_index) ← 1   | DE                           | Enable DMA  |
|           | Rd, n          | Rd(n) ← 0   | Z, N ou outra (se Rd for RE) | n ∈ [0 15], Se Rd=RE, afecta apenas RE(n)                               |
| DI        | ,              | RE (IE index) ← 0   | EI                           | Disable interrupts  |
| DI0       |                | RE (IE0 index) ← 0  | EI0                          | Disable interrupt 0   |
| DI1       |                | RE (IE1_index) ← 0  | El1                          | Disable interrupt 1   |
| DI2       |                | RE (IE2_index) ← 0  | El2                          | Disable interrupt 2   |
| DI3       |                | RE (IE3_index) ← 0  | El3                          | Disable interrupt 3   |
| CLRC      |                | RE (C_index) $\leftarrow$ 0   | С                            | Clear Carry flag  |
| DDMA      |                | RE (DE_index) $\leftarrow$ 0  | DE                           | Disable DMA   |
| CPL       | Rd, n          | $Rd(n) \leftarrow Rd(n) \oplus 1$   | Z, N ou outra (se Rd for RE) | $n \in [0 15]$ , Se Rd=RE, afecta apenas RE(n)                          |
| CPLC      |                | $RE (C_index) \leftarrow RE(C_index) \oplus 1$  | С                            | Complement Carry flag   |
| SHR       | Rd, n          | n>0 : C ← Rd(n-1), n>0 : Rd ← 0{n}    Rd(15n)   | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| SHL       | Rd, n          | n>0 : C ← Rd(15-n+1), n>0 : Rd ← Rd(15-n0)    0{n}                                    | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| SHRA      | Rd, n          | $n>0$ : $C \leftarrow Rd(n-1)$ , $n>0$ : $Rd \leftarrow Rd(15)\{n\} \mid\mid Rd(15n)$ | Z, N, C                      | $n \in [0 15]$ , Se n=0, actualiza Z e N (C não)                        |
|           |                |   |                              | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| SHLA      | Rd, n          | n>0 : C ← Rd(15-n+1), n>0 : Rd ← Rd(15-n0)    0{n}                                    | Z, N, C, V                   | V ←1 se algum dos bits que sair for diferente do Rd(15) após execução   |
|           | Rd, n          | n>0 : C ← Rd(n-1), n>0 : Rd ← Rd(n-10)    Rd(15n)                                     | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| ROL       | Rd, n          | n>0 : C ←Rd(15-n+1), n>0 : Rd ← Rd(15-n0)    Rd(1515-n+1)                             | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
|           | Rd, n          | n>0 : (Rd    C) ← Rd(n-20)    C    Rd(15n-1)  | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| ROLC      | Rd, n          | n>0 : (C    Rd) ← Rd(15-n+10)    C    Rd(1515-n+2)                                    | Z, N, C                      | n ∈ [0 15], Se n=0, actualiza Z e N (C não)                             |
| MOV       | Rd, [Rs + off] | $Rd \leftarrow Mw[Rs + off]$  | Nenhuma                      | off ∈ [-16 +14]   |
|           |                | Rd ← Mw[Rs + 0000]  | Nenhuma                      |   |
|           | Rd, [Rs + Ri]  | $Rd \leftarrow Mw[Rs + Ri]$   | Nenhuma                      |   |
|           | [Rd + off], Rs | Mw[Rd + off] ← Rs   | Nenhuma                      | off ∈ [-16 +14]   |
|           | [Rd], Rs       | Mw[Rd + 0000] ← Rs  | Nenhuma                      |   |
|           | [Rd + Ri], Rs  | Mw[Rd + Ri] ← Rs  | Nenhuma                      |   |
|           | Rd, [Rs]       | Rd ← 0{8}    Mb[Rs]   | Nenhuma                      |   |
|           | [Rd], Rs       | $Mb[Rd] \leftarrow Rs(70)$  | Nenhuma                      | O byte adjacente a Mb[Rd] não é afectado                                |
|           | Rd, [Rs]       | Rd ← Mb[Rs](7){8}    Mb[Rs]   | Nenhuma                      | Idêntica a MOVB Rd, [Rs], mas em que é feita extensão de sinal          |
|           | Rd, [Rs]       | $Rd \leftarrow Mw[Rs]$  | Nenhuma                      | Não usa memória virtual nem <i>caches</i> (para acesso aos periféricos) |
| MOVP      | [Rd], Rs       | Mw[Rd] ← Rs   | Nenhuma                      | Não usa memória virtual nem caches (para acesso aos periféricos)        |

| MOVL  | Rd, k                | Rd ←k(7){8}    k   | Nenhuma                | k ∈ [-128 +127], k é estendido a 16 bits com sinal                                |
|-------|----------------------|--|------------------------|---|
| MOVH  | Rd, k                | Rd(158) ← k  | Nenhuma                | k ∈ [0 255], O byte de menor peso não é afectado                                  |
| MOV   | Rd, k                | Rd ←k(7){8}    k   | Nenhuma                | Se k ∈ [-128 +127]  |
| MOV   | Rd, k                | $Rd \leftarrow k(7)\{8\} \mid k(70), Rd(158) \leftarrow k(158)$                            | Nenhuma                | Se k ∈ [-32768129] ou k ∈ [+128 +32767]   |
| MOV   | Rd, Rs               | Rd ← Rs  | Nenhuma                |   |
| MOV   | Ad, Rs               | Ad ← Rs  | Nenhuma                |   |
| MOV   | Rd, As               | Rd ← As  | Nenhuma                |   |
| MOV   | Rd, USP              | Rd ← USP   | Nenhuma                | O SP lido é o de nível utilizador, independentemente do bit NP do RE              |
| MOV   | USP, Rs              | USP ← Rs   | Nenhuma                | O SP escrito é o de nível utilizador, independentemente do bit NP do RE           |
| SWAP  | Rd, Rs               | TEMP ← Rd, Rd ← Rs, Rs ← TEMP  | Nenhuma                | ·   |
| SWAP  | Rd, [Rs] ou [Rs], Rd | $TEMP \leftarrow Mw[Rs], Mw[Rs] \leftarrow Rd, Rd \leftarrow TEMP$                         | Nenhuma                | Recomeçável sem reposição de estado mesmo que um dos acessos à memória falhe      |
| PUSH  | Rs                   | $Mw[SP-2] \leftarrow Rs, SP \leftarrow SP - 2$   | Nenhuma                | SP só é actualizado no fim para ser re-executável                                 |
| POP   | Rd                   | $Rd \leftarrow Mw[SP]$ , $SP \leftarrow SP + 2$  | Nenhuma                |   |
| JZ    | etiqueta             | Z=1: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNZ   | etiqueta             | Z=0: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JN    | etiqueta             | N=1: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNN   | etiqueta             | N=0: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JP    | etiqueta             | (N∨Z)=0: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNP   | etiqueta             | (N∨Z)=1: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JC    | etiqueta             | C =1: PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNC   | etiqueta             | C =0: PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JV    | etiqueta             | V=1: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNV   | etiqueta             | V=0: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JEQ   | etiqueta             | Z=1: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JNE   | etiqueta             | Z=0: PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JLT   | etiqueta             | N⊕V =1 : PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JLE   | etiqueta             | $((N \oplus V) \lor Z) = 1 : PC \leftarrow EIS + (2*dif)$                                  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JGT   | etiqueta             | $((N \oplus V) \lor Z) = 0 : PC \leftarrow EIS + (2*dif)$                                  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JGE   | etiqueta             | N⊕V =0 : PC ← EIS + (2*dif)  | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JA    | etiqueta             | (C∨Z)=0 : PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JAE   | etiqueta             | C =0: PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JB    | etiqueta             | C =1: PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JBE   | etiqueta             | (C∨Z)=1 : PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS - 256 EIS + 254]  |
| JMP   | etiqueta             | PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS-4096 EIS+4094]  |
| JMP   | Rs                   | PC ← Rs  | Nenhuma                |   |
| CALL  | etiqueta             | $Mw[SP-2] \leftarrow EIS, PC \leftarrow EIS + (2*dif), SP \leftarrow SP - 2$               | Nenhuma                | etiqueta ∈ [EIS-4096 EIS+4094], SP só é actualizado no fim para ser re-executável |
| CALL  | Rs                   | $Mw[SP-2] \leftarrow EIS, PC \leftarrow Rs, SP \leftarrow SP - 2$                          | Nenhuma                | SP só é actualizado no fim para ser re-executável                                 |
| CALLF | etiqueta             | RL ← EIS, PC ← EIS + (2*dif)   | Nenhuma                | etiqueta ∈ [EIS-4096 EIS+4094]  |
| CALLF | Rs                   | RL ← EIS PC ← Rs   | Nenhuma                | ·   |
| RET   |                      | $PC \leftarrow Mw[SP], SP \leftarrow SP + 2$   | Nenhuma                |   |
| RETF  |                      | PC ← RL  | Nenhuma                |   |
|       |                      | $TEMP \leftarrow RE, RE \leftarrow 0, Mw[SP-2] \leftarrow EIS, Mw[SP-4] \leftarrow TEMP,$  |                        | SP só é actualizado no fim para ser re-executável , k ∈ [0 255]                   |
| SWE   | k                    | PC ← Mw[BTE+2*k], SP ← SP - 4  | Todas colocadas a zero | Tem de se usar a pilha de sistema   |
|       |                      |  |                        | SP só é actualizado no fim para ser re-executável                                 |
| RFE   |                      | $TEMP \leftarrow Mw[SP], PC \leftarrow Mw[SP+2], SP \leftarrow SP + 4, RE \leftarrow TEMP$ | Todas restauradas      | Tem de se usar a pilha de sistema   |
| NOP   |                      |  | Nenhuma                | Não faz nada  |

| Registo de Estado (bits 15 a 0)   |                          | R   NP   DE   IE3   IE2   IE1   IE0   IE   TD   TV   B   A   V   C   N   Z                  |
|-----------------------------------|--------------------------|---|
|                                   |                          |   |
| Registo de Configuração do Núcleo |                          | bits 15 a 9: reservados   |
|                                   | pino de interrupção INT3 | bits 7 e 6: 00 (flanco de 0 para 1) / 01 (flanco de 1 para 0) / 10 (nível 1) / 11 (nível 0) |
|                                   | pino de interrupção INT2 | idem nos bits 5 e 4   |
|                                   | pino de interrupção INT1 | idem nos bits 3 e 2   |
|                                   | pino de interrupção INT0 | idem nos bits 1 e 0   |