

# Sistemas Electrónicos



## Capítulo 7: Conversores de dados

Ernesto Martins  
[evm@ua.pt](mailto:evm@ua.pt)  
DETI (gab. 4.2.38)  
Universidade de Aveiro



Sistemas Electrónicos – 2020/2021



### Sumário

- **Introdução;**
- **Fundamentos da conversão A/D e D/A;**
- **Conversores digital-analógico;**
  - **Conversão D/A;**
  - **DAC de resistências pesadas;**
  - **DAC com escada de resistências R-2R;**
  - **Exercício;**
- **Conversores analógico-digital;**
  - **Conversão A/D;**
  - **ADC paralela ou *flash*;**
  - **ADC de contagem;**
  - **ADC de aproximações sucessivas;**
  - **ADC de dupla rampa.**

## Introdução

### O que são *conversores de dados*?


- Dispositivos que fazem o interface entre as variáveis analógicas do mundo real e os sistemas electrónicos digitais:
  - Conversores Analógico-Digital (**ADC**);
  - Conversores Digital-Analógico (**DAC**)




## Introdução

### Em que contextos surgem?

#### Instrumento de medida



#### Controlo Industrial



- ... porque o processamento no domínio digital é quase sempre mais fácil, flexível e económico.


# Fundamentos da conversão A/D e D/A

## Fundamentos da Conversão A/D

- Conversão analógico-digital é feita em **3 etapas**:



- 1) Amostragem e retenção (*sample & hold*);
- 2) Quantização;
- 3) Codificação.

- Etapa 1 é realizada pelo circuito de **amostragem e retenção** (*sample & hold*) – feito, em geral, com uma porta de transmissão;



- Etapas 2 e 3 são realizadas pela **ADC**.

## Amostragem e retenção




- Mantém constante a tensão à entrada da ADC durante a conversão;

➔ Sinal de controlo do circuito de *sample & hold* (S/H);

➔ Sinal discreto no tempo mas continuo nas amplitudes;

## Quantização e codificação

Exemplo: ADC de **6 bits** e tensão máxima na entrada  $V_{FS}$



- Tensão analógica na entrada pode ir de  $0V$  a  $V_{FS}$ ;


- Número de códigos na saída (nº de níveis de quantização) é  $2^N$  (neste caso, 64);

**LSB:** menor variação de tensão que a ADC é capaz de distinguir na entrada:

$$LSB = \frac{V_{FS}}{2^N}$$

**VFS:** Tensão de fim de escala;  
**LSB:** Less Significant Bit

## Quantização e codificação



**Resolução:** Costuma exprimir-se:


- No número de *bits* de saída,  $N$ ;
- No valor do LSB em % do valor de fim de escala:

$$\frac{LSB}{V_{FS}} \times 100\% = \frac{1}{2^N} \times 100\%$$

- Na ADC de *6-bits* do exemplo, isto seria *1.56%*;

**Tempo de conversão:** tempo que a ADC leva para converter.

## Quantização e codificação



- Notar que qualquer valor de tensão compreendido no intervalo

$$[0.5LSB, 1.5LSB]$$

é codificado com o valor digital **000001**

- A conversão implica portanto um **processo de aproximação** em que o erro introduzido é

$$|erro| < 0.5LSB$$

- Este é o chamado **erro de quantização**


## Fundamentos da Conversão D/A

- Conversão digital- analógico é feita em **2 etapas**:



- 1) Descodificação;
- 2) Filtragem.

- Etapa 1 é realizada pelo circuito da **DAC**;

- Etapas 2 é realizada por um **filtro passa-baixo**.



## Descodificação e filtragem



- Característica entrada/saída da DAC é também uma escada;

- DAC de  $N$ -bits produz na saída  $2^N$  níveis de tensão;

- A menor variação de tensão possível é

$$LSB = \frac{V_{FS}}{2^N}$$

- Resolução define-se como nas ADCs.

# Conversores Digital-Analógico (DAC)

## Conversão D/A



- A função da DAC é produzir uma tensão (ou corrente) analógica **directamente proporcional** à palavra digital de entrada.

Se  $D$  for o valor decimal da palavra binária de entrada:


$$D = b_{N-1} 2^{N-1} + \dots + b_2 2^2 + b_1 2^1 + b_0 2^0$$

Então o que se pretende da DAC é que a **tensão de saída** seja

$$v_a = K.D \quad \text{Sendo } K \text{ uma constante de proporcionalidade}$$

## DAC de resistências pesadas


## DAC de resistências pesadas



- Pertence ao grupo de **conversores de correntes pesadas**;
- $N$  resistências que diferem de potências de 2;
- Interruptores são controlados pelos *bits* da palavra digital de entrada e podem ser realizados com transístores.



## DAC de resistências pesadas




A corrente  $i_0$  vai ser dada por:

$$i_0 = \frac{V_{REF}}{R} b_{N-1} + \frac{V_{REF}}{2R} b_{N-2} + \frac{V_{REF}}{4R} b_{N-3} + \dots + \frac{V_{REF}}{2^{N-1}R} b_0$$

$$i_0 = \frac{V_{REF}}{2^{N-1}R} (b_{N-1} 2^{N-1} + b_{N-2} 2^{N-2} + b_{N-3} 2^{N-3} + \dots + b_0)$$

## DAC de resistências pesadas



Ou seja:  $i_0 = \frac{V_{REF}}{2^{N-1}R} D$

Como sabemos:  $v_a = -\frac{R}{2} i_0$  então:  $v_a = -\frac{V_{REF}}{2^N} D$

Notar que se  $V_{REF} < 0$ :  $0 \leq v_a \leq \frac{V_{REF}}{2^N} (2^N - 1) = V_{REF} - \frac{V_{REF}}{2^N} = V_{FS}$


## DAC com escada de resistências R-2R

## DAC com escada de resistências R-2R

- Para muitos bits a DAC de resistências pesadas exige uma gama muito elevada de resistências:

Ex: para  $N = 16$ , a resistência menor é  $R$  e a maior é  $2^{15}R = 32768R$  !

- A DAC R-2R resolve este problema pois só usa **dois valores de resistência**, qualquer que seja o número de bits.




Exemplo  
para  $N = 4$

para a terra  
virtual do OpAmp


## DAC com escada de resistências R-2R

- Começemos por notar que a resistência para a direita dos nós superiores do circuito é, em todos os casos,  $2R$ .




## DAC com escada de resistências R-2R

- A corrente que flui para a direita de cada nó é igual à corrente que flui desse nó para o interruptor (que está sempre a  $0V$ );



- Obtemos assim correntes nos ramos verticais de intensidades que variam em potências de 2.

## DAC com escada de resistências R-2R



A corrente  $i_o$  vai ser dada por:  $i_o = 2^3 I b_3 + 2^2 I b_2 + 2^1 I b_1 + 2^0 I b_0 = I \cdot D$

Sendo  $I$  obtido por  $16I = \frac{V_{REF}}{R}$  pelo que  $i_o = \frac{V_{REF}}{2^4 R} D$

Se a resistência de *feedback* do OpAmp for  $R$ , ficamos com

$$v_a = -\frac{V_{REF}}{2^4} D$$

E. Martins, DET Universidade de Aveiro


7-23

## Exercício

Considere a DAC de escada R-2R cuja entrada são dois dígitos BCD.


Calcular:

- O valor de  $R_S$  de forma a que o dígito das dezenas tenha um peso 10X superior ao das unidades;
- O valor de  $R_F$ , tal que o valor máximo de  $v_o$  seja  $V_{REF}$ .



## Resolução a)

Para o código de entrada **1000 0000** é necessário que a corrente  **$i$**  seja **10X** superior à corrente que se obtém com o código **0000 1000**.




E. Martins, DET Universidade de Aveiro

7-25

## Resolução a)

Para o código de entrada **1000 0000** o circuito equivalente é:




Todas as outras resistências têm ambos os terminais a **0V**

$$i_{80} = -\frac{V_{REF}}{R}$$

## Resolução a)

Para o código de entrada **0000 1000** o circuito equivalente é:



Todas as resistências do dígito das dezenas têm ambos os terminais a 0V

Para o nó de  $V_I$ : 
$$\frac{-V_{REF} - V_1}{R} = \frac{V_1}{(8/7)R} + \frac{V_1}{R_S}$$

$$\Leftrightarrow \left( \frac{15}{8} + \frac{R}{R_S} \right) V_1 = -V_{REF}$$

Por outro lado  $V_1 = i_{08} R_S$

Sendo que queremos  $i_{08} = \frac{i_{80}}{10} = -\frac{V_{REF}}{10R}$

Portanto:  $V_1 = -\frac{V_{REF}}{10} \frac{R_S}{R}$


Substituindo  $V_1$  na expressão

acima, obtém-se:  $R_S = 4.8R$

## Resolução b)

⇒ O valor de  $R_F$ , tal que o valor máximo de  $v_o$  seja  $V_{REF}$ ?

O valor máximo do código de entrada é **1001 1001 (99<sub>10</sub>)**. Para este código o circuito equivalente é:



Tratando-se duma configuração inversora, o valor de  $v_o$  é dado por

$$v_o = -\frac{R_F}{\frac{256}{333}R} (-V_{REF}) = V_{REF}$$

Donde:

$$R_F = \frac{256}{333}R = 0.77R$$