Sobre o circuito da UC Vara implementar o controle da UC sobre o procevador, définitions une interface composte de flags. De fininos flag como um "bit de estado" (states bit), que indica como deferminado aspetto do processodor se comporte ou como se encontra. A interface dure et feitz de vodo que cada lleg seja simples o suficiente for ser implementada no circuito com un bit, i a conjunto des flags de ne permitir contro le o supiciente sobre o processador pare que a UC possa fazer executur todas as instruções de especificação. Assim, definimos-nas; Flags Na table ao lado, a ocorrêncie de una seta (->) O. RAM -> IR indica que a flog determina 1 IIR -> PAN se ha constate entre os 2 RAM -SAC lementos que a contam e 3 AC -> PAM sur a nontados por ca. Se a floy estiver em 4 PC -> RAM zero, não hó conexão, ce 5 RAM -> PE (incord.) estiver em um, hoi conexão 6 RAN -> PL it > 7 RAM -> PC if = · Quando houver colchetes, leia-le INPUT -> RAM [ Plas = 0 / Plas = 1] RAM - s output · A (lag 15 so reseta e RAM [write / read] pare o PC guado esta RAM -> ULA B en 1. 12 0x00 -5 ULA B 13 ULAR -> AC ULA OP [+/-] reset & stop PL

Assim, definida a interface, podemos calalar gueris flags donam ser "setadas" de pendendo de cada instruçõe. Por exemplo, se a instrição é "NOP", todas es plags dorum estar em 0. Se a instrução é "copie do endereço EE pera o Ac", as flogs "18 -> RAM", "RAM -> AC" e "RAM [W/r]" devem ester setadas. Je que cada instrução e cada fley como ponde a un ninero, temos una proção Booleana Descrever a tabela verdade desta provide de terminer o funcionamento da procurador a pertir de interface. E isso que fosamos a somir: PCC) (Ver explicação sobre a notação) Descrição do Código do instrução instryão c Ox Oo, COPIE (EE) pare o AL [1,2,10] Or 01 [1,3] copie (Ac) pore o end. Et DX 02 Some [EE] con [tc] [1, 10, 11, 13] ()x03 [1, 10, 11, 13, 14] Subtraio (EE) de [AC] 1000 0x07 Leia un número e quarde-o no end. EE [1,8] [1, 9, 10] 0208 Imprima [EE] [15] 0x09 Pare Desvie por EE AGKO [5] Dasvie pora EE se ALTO [6, 12] OXOB Desvie pour EE & AC=0 DXOD [7,12] tabela 2 - função p

No tabele acime, usamos a seguinte notascie:

Para ai, bi, i, i, n . E N , definimos que

[ao, a, ..., ai] of (bo, be, ..., b15) of t

é a tuple tal que, se bjé o cai+1)-ésimo elemento de t, pora algum i e algum j, entro bj = 1. Caso contririo, bj = 0.

En outras palavas, se pora alguma instrução c vale  $P(c) = \{a_0, a_1, \dots a_n\},$ 

Entre esse instriçõe deve fazer as flags de tornorem-se 1 e as demais binaram-se 0.

Sob outra ainda perspective, a se considerar que uma tupla + como acima, de 16 elementes, pode representar um número em base 2, en tro

 $[a_0, a_1, ..., a_n] = 2 + 2 + ... + 2^{a_n}$ 

Com a função P, a UC fice bem deferminada. Mas para desenhar su circuito, convern definir as funções fi: 2 - i 2, i \ \{0, l, .25\}, tais que

P(c) = (fo(c), fe(c), fz(c), ..., fis(c))

De mode que fi de termina o comportamento da flog i A portir da tabela Z, detorminamos fi

• 
$$f_0(c) = 0$$
  
•  $f_0(c) = \sum_{i=1}^{n} (1, 2, 3, 4, 7, 8)$ 

$$-f_8(c) = \sum_{n} (7)$$
  
 $-f_9(c) = \sum_{n} (8)$   
 $-f_{10}(c) = \sum_{n} (1,3,4,1)$ 

A ever after, vano esté claro por que ha flass que sempre estro em 0, como a 0 e a 4. Acontece que a junção o acime descrita da conta apenas da etapa "execute" do ciclo FDX. A lóm disso, o procuvador de un poder teger a contrar a etapa "tetah". Assim, olo finimos a junção P: 2 -> 2'

Orde Fx i un bit que diz se a étapa atual é de "Felzh", quado Fx=0 ou "exente", quado Fx=1.

Ja'que re étapa fetah as flogs sétados deviens Ser 0,4 e 60, vale o seguinte:

Para i ∈ {0, 4, 603, 9: (c, Fx) = fi(c) + Fx Pore i e {0,1,...,15}\{0,4,60}, gi(c,Fx) = {i(c).Fx Por fim, podemos monter o circuito de UC FX ( petih/evente) (código de instrução)

4