
计算机体系结构研讨课2026

AXI总线设计（一）

汪文祥、邢金璋






实验回顾

- 我们的CPU已经完成：
  - 五级流水结构
  - 较完备的指令支持
  - 异常和中断的支持

但是，我们的CPU完整了吗？可用吗？

SRAM接口：指令和数据访问 单拍返回。

CPU要学会迁就，才能更好的工作。




AXI总线实验

一、类SRAM总线接口

为什么需要定义一套类SRAM总线接口？

- SRAM总线和AXI总线差异太大，部分同学无从下手
- AXI总线特性丰富，部分同学过于激进，实现过于复杂

二、AXI总线接口




数据传输过程中握手的必要性

- 所有传输或直接，或隐含都是有握手的
- 握手分类：
  - 约定握手：约定时间，完成握手
  - 单向握手：master与slave只有一方，可以自由选择握手
  - 双向握手：master与slave都可以自由选择握手
- SRAM访问的读写单周期返回是一种约定握手

- 这里说的握手和TCP协议里的握手有什么差异？

类SRAM接口的CPU

- 采用类SRAM接口的CPU
  - 读写响应延迟随机




类SRAM接口信号定义

- 为SRAM接口增加地址传输握手信号addr_ok和数据传输握手信号data_ok
- 地址传输：双向握手，req & addr_ok同时有效
- 数据传输：单向握手，data_ok有效，master随时可以接受
- 握手成功只持续一拍。

信号	位宽	方向	功能
clk	1	input	时钟
req	1	master->slave	请求信号，为1时有读写请求，为0时无读写请求。
wr	1	master->slave	为1表示该次是写请求，为0表示该次是读请求。
size	2	master->slave	该次请求传输的字节数，0: 1byte；1: 2bytes；2: 4bytes。
addr	32	master->slave	该次请求的地址
wstrb	4	master->slave	该次写请求的字节写使能。
wdata	32	master->slave	该次写请求的写数据
addr_ok	1	slave->master	该次请求的地址传输OK，读：地址被接收；写：地址和数据被接收
data_ok	1	slave->master	该次请求的数据传输OK，读：数据返回；写：数据写入完成。
rdata	32	slave->master	该次请求返回的读数据。

类SRAM访问时序定义

- 单次读访问




addr(A)低2位为2'b10

rdata(A)的[31:16]为读出的有效数据

类SRAM访问时序定义

- 单次写访问




addr(B)低2位为2'b01

wdata(B)的[15:8]为待写的有效数据


类SRAM访问时序定义


- 连续读写访问
  - slave返回的data_ok必须顺序返回的。
  - 可能出现多次地址握手后，才会出线数据握手。
    - addr_ok->addr_ok->addr_ok->addr_ok->…->data_ok。
    - 此时数据握手是对应第一次的传输。
    - master端避免这一情况的出现可以通过拉低req信号。
    - slave避免这一情况的出现可以通过拉低addr_ok



类SRAM访问时序定义


- 连续读写访问
  - 当addr_ok和data_ok同时有效时，是针对不同请求的握手





类SRAM总线设计重难点

- 难点1：不确定响应延迟对CPU流水线控制的影响
  - 流水线内部可以进入下一级了，但是外部总线还没有响应，怎么办？
  - 流水线内部还无法进入下一级，但是外部总线响应已经返回了，怎么办？
- 难点2：每个总线事务需要完整执行完毕
  - 复位期间不要对外发起总线请求
    - 此时外部总线或从设备可能尚未结束复位，不能响应总线请求，有可能造成各状态机进入错误状态
  - 不要重复发相同地址的请求
    - 如果因为控制的不精细造成同一条指令的取指或同一条访存指令的访存请求重复发出多次，对于普通的SRAM而言没有风险，但是一旦发到总线上，则每个请求都是一个独立的事务，都必须有始有终的处理完，而且每个事务都会产生其执行效果



课后作业

- 任务：小组完成课程讲义中实践任务14