中国科学院大学
University of Chinese Academy of Sciences


# 计算机体系结构研讨课2026


# AXI总线设计（二）

汪文祥、邢金璋




# 类SRAM总线接口—>AXI总线接口




# AXI总线

- 由五个通道组成
  - 写地址、写数据、写响应
  - 读地址、读返回
  - 读写分开、命令数据分开
  - 每个通道有自己的握手信号
- 基本定义
  - 总线事务(transaction):
    - 一次完整读写过程
  - 传输(transfer):
    - 传输一个周期的数据
    - 在VALID、READY同时为高的周期完成一次传输






# AXI总线读通道握手

| 名称 | 宽度 | 方向 | 描述 |
|---|---|---|---|
| aclk | 1 | —>mster/slave | 时钟 |
| aresetn | 1 | —>mster/slave | 复位信号，低电平有效 |
| 读地址握手 | | | |
| arvalid | 1 | —>slave | 读请求地址有效 |
| arready | 1 | —>master | 从设备准备好，已接受读地址 |
| 读数据握手 | | | |
| rvalid | 1 | —>mater | 从设备返回数据，读数据有效 |
| rready | 1 | —>slave | 主设备准备好，已接受返回的读数据 |


4



# AXI写通道握手

| 名称 | 宽度 | 方向 | 描述 |
|---|---|---|---|
| 写地址握手 | | | |
| awvalid | 1 | —>slave | 写请求地址有效 |
| awready | 1 | —>master | 从设备准备好，已接受写地址 |
| 写数据握手 | | | |
| wvalid | 1 | —>slave | 写数据有效 |
| wready | 1 | —>master | 从设备准备好，已接受写数据 |
| 写响应握手 | | | |
| bvalid | 1 | —>master | 从设备回应写结果，写回应有效 |
| bready | 1 | —>slave | 主设备准备好，已接受写回应 |


5

# AXI总线握手信号时序特性

- 握手信号无先后
- valid置上后，不见ready不可撤





Figure 3-1 VALID before READY handshake





Figure 3-2 READY before VALID handshake






Figure 3-3 VALID with READY handshake


6

# AXI单次读事务示例





**master out**

**slave out**



7

# AXI重叠读事务示例





**master out**

**slave out**



8

# AXI单次写事务示例




**master out**


**slave out**



9

# AXI不同通道间的依赖关系

- 读通道握手依赖关系




可选
必须

Figure 3-4 Read transaction handshake dependencies

- 写通道握手依赖关系





Figure 3-5 Write transaction handshake dependencies


10



# AXI总线信号

- 红色为重点关注，黑色有固定分配

| 信号 | 位宽 | 方向 | 功能 | 备注 |
|---|---|---|---|---|
| AXI 时钟与复位信号 | | | | |
| aclk | 1 | input | AXI 时钟 | |
| aresetn | 1 | input | AXI 复位，低电平有效 | |
| 读请求地址通道，（以 ar 开头） | | | | |
| arid | [3:0] | master—>slave | 读请求的 ID 号 | 取指为 0<br>取数为 1 |
| araddr | [31:0] | master—>slave | 读请求的地址 | |
| arlen | [7:0] | master—>slave | 读请求控制信号，请求传输的长度(数据传输拍数) | 固定为 0 |
| arsize | [2:0] | master—>slave | 读请求控制信号，请求传输的大小(数据传输每拍的字节数) | |
| arburst | [1:0] | master—>slave | 读请求控制信号，传输类型 | 固定为 2'b01 |
| arlock | [1:0] | master—>slave | 读请求控制信号，原子锁 | 固定为 0 |
| arcache | [3:0] | master—>slave | 读请求控制信号，CACHE 属性 | 固定为 0 |
| arprot | [2:0] | master—>slave | 读请求控制信号，保护属性 | 固定为 0 |
| arvalid | 1 | master—>slave | 读请求地址握手信号，读请求地址有效 | |
| arready | 1 | slave—>master | 读请求地址握手信号，slave 端准备好接受地址传输 | |
| 读请求数据通道，（以 r 开头） | | | | |
| rid | [3:0] | slave—>master | 读请求的 ID 号，同一请求的 rid 应和 arid 一致 | 指令回来为 0 |



11

# AXI总线信号

- 红色为重点关注
- 黑色有固定分配

| | | | | |
|---|---|---|---|---|
| | | | | 数据回来为 1 |
| rdata | [31:0] | slave—>master | 读请求的读回数据 | |
| rresp | [1:0] | slave—>master | 读请求控制信号，本次读请求是否成功完成 | 可忽略 |
| rlast | 1 | slave—>master | 读请求控制信号，本次读请求的最后一拍数据的指示信号 | 可忽略 |
| rvalid | 1 | slave—>master | 读请求数据握手信号，读请求数据有效 | |
| rready | 1 | master—>slave | 读请求数据握手信号，master 端准备好接受数据传输 | |
| 写请求地址通道，（以 aw 开头） | | | | |
| awid | [3:0] | master—>slave | 写请求的 ID 号 | 固定为 1 |
| awaddr | [31:0] | master—>slave | 写请求的地址 | |
| awlen | [7:0] | master—>slave | 写请求控制信号，请求传输的长度(数据传输拍数) | 固定为 0 |
| awsize | [2:0] | master—>slave | 写请求控制信号，请求传输的大小(数据传输每拍的字节数) | |
| awburst | [1:0] | master—>slave | 写请求控制信号，传输类型 | 固定为 2'b01 |
| awlock | [1:0] | master—>slave | 写请求控制信号，原子锁 | 固定为 0 |
| awcache | [3:0] | master—>slave | 写请求控制信号，CACHE 属性 | 固定为 0 |
| awprot | [2:0] | master—>slave | 写请求控制信号，保护属性 | 固定为 0 |
| awvalid | 1 | master—>slave | 写请求地址握手信号，写请求地址有效 | |
| awready | 1 | slave—>master | 写请求地址握手信号，slave 端准备好接受地址传输 | |
| 写请求数据通道，（以 w 开头） | | | | |
| wid | [3:0] | master—>slave | 写请求的 ID 号 | 固定为 1 |
| wdata | [31:0] | master—>slave | 写请求的写数据 | |
| wstrb | [3:0] | master—>slave | 写请求控制信号，字节选通位 | |
| wlast | 1 | master—>slave | 写请求控制信号，本次写请求的最后一拍数据的指示信号 | 固定为 1 |
| wvalid | 1 | master—>slave | 写请求数据握手信号，写请求数据有效 | |
| wready | 1 | slave—>master | 写请求数据握手信号，slave 端准备好接受数据传输 | |
| 写请求响应通道，（以 b 开头） | | | | |
| bid | [3:0] | slave—>master | 写请求的 ID 号，同一请求的 bid、wid 和 awid 应一致 | 可忽略 |
| bresp | [1:0] | slave—>master | 写请求控制信号，本次写请求是否成功完成 | 可忽略 |
| bvalid | 1 | slave—>master | 写请求响应握手信号，写请求响应有效 | |
| bready | 1 | master—>slave | 写请求响应握手信号，master 端准备好接受写响应 | |


12





# AXI总线接口设计重难点


- 难点1：AXI读或写通道上不同ID的请求，slave可以乱序返回响应
  - 解决思路：取指、访存各自采用唯一的ID
- 难点2：AXI读、写通道分离带来的问题
  - 同地址读写不保证顺序性
    - AXI读、写通道分离，导致可能出现一种情况：当存在地址相关的总线读写序列是，在Master端写地址和写数据请求先于读请求交互完毕，但是在Slave端读请求先于写地址和写数据请求到达，从而导致读返回的数据并不是写入的新值，出错
    - 解决思路：Master端在发起读请求时，先要确保该请求与“已发出请求但尚未接收到写响应的写请求”不存在地址相关


13

# 类SRAM-AXI转换桥





# 课后作业

- 任务：小组完成课程讲义中实践任务15和16
  - 实验中遇到的错误有可能不是错在本次新写的代码中，要着眼于处理器核整体