


GCET231 Circuitos Digitais II

Projeto do Processador RISC231-M1

João Carlos Nunes Bittencourt


Universidade Federal do Recôncavo da Bahia

Visão Geral



Visão Hierárquica

Top-level




Um Nível Abaixo

Por dentro do RISC231-M1

Datapath – Caminho de Dados

Componentes que armazenam ou processam os dados dentro do processador. Composto de registrados, ALU, multiplexadores, extensor de sinal, etc.



Um Nível Abaixo


Por dentro do RISC231-M1

Datapath – Caminho de Dados

Componentes que armazenam ou processam os dados dentro do processador. Composto de registrados, ALU, multiplexadores, extensor de sinal, etc.

Controle

Componentes que dizem ao caminho de dados o que fazer e quando. Implementado na forma de lógica de controle, FSM ou tabelas de busca




Conjunto de Instruções RISC231-M1



Formatos de Instrução


Tipo-R



Tipo-I




Tipo-J



Instruções do Tipo-R

Tipo-R



Operandos

rs, rt: registradores fonte
rd: registradores destino

Código da Operação

É sempre igual a 0 para instruções do tipo-R.

Tamanho do deslocamento

Utilizado apenas em instruções de deslocamento. Nas demais, o valor é sempre igual a 0.

Função

Juntamente com o opcode, determinam qual operação realizar.

Instruções do Tipo-R

Exemplos

Código Assembly

```
add $s0, $s1, $s2  
sub $t0, $t2, $t5
```

Observe a ordem dos registradores
add rd, rs, rt

Valores dos Campos

opcode	rs	rt	rd	shamt	funct
0	17	18	16	0	32
0	11	13	8	0	34
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits


Códigos de Máquina

opcode	rs	rt	rd	shamt	funct
00000	10001	10010	10000	00000	100000
00000	01011	01101	01000	00000	100010
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

0x02328020

0x016D4022

Instruções do Tipo-I



Instruções do Tipo-I

Exemplo

Código Assembly

```
addi $s0, $s1, 5
addi $t0, $s3, -12
lw    $t2, 32($0)
sw    $s1, 4($t1)
```



Observe a ordem diferente dos registradores

```
addi rt, rs, imm
lw    rt, imm(rs)
sw    rt, imm(rs)
```

Valores dos Campos


opcode	rs	rt	imediato
8	17	16	5
8	19	8	-12
35	0	10	32
43	9	17	4
6 bits	5 bits	5 bits	16 bits

Código de Máquina

opcode	rs	rt	imediato	
001000	10001	10000	0000_000_0000_0101	0x22300005
001000	10011	01000	1111_1111_1111_0100	0x2268FFF4
100011	00000	01010	0000_0000_0010_0000	0x8C0A0020
101011	01001	10001	0000_0000_0000_0100	0xAD310004
6 bits	5 bits	5 bits	16 bits	

Instruções do Tipo-J

Tipo-J



Projeto Bottom-Up do RISC231-M1




Abordagem de Projeto

Iterativo e Incremental


Nós iremos implementar circuitos para cada tipo de instrução, e depois juntá-las (usando multiplexadores, registradores, etc.)

Etapas

1. Instruções ALU de 3 operandos
2. Instruções ALU com imediato
3. Leitura e Gravação na Memória de Dados
4. Saltos e Tomadas de Decisão
5. Comparação
6. Carregamento de Imediato



Arquitetura de Instruções RISC231-M1



Tipo-R: ALU com operandos registradores

$\text{Reg}[\text{rd}] \leftarrow \text{Reg}[\text{rs}] \text{ op } \text{Reg}[\text{rt}]$



Tipo-I: ALU operando com constante

$\text{Reg}[\text{rt}] \leftarrow \text{Reg}[\text{rs}] \text{ op } \text{SEXT}(\text{imediato})$



Tipo-I: Load e Store

$\text{Reg}[\text{rt}] \leftarrow \text{Mem}[\text{Reg}[\text{rs}] + \text{SEXT}(\text{imediato})]$

$\text{Mem}[\text{Reg}[\text{rs}] + \text{SEXT}(\text{imediato})] \leftarrow \text{Reg}[\text{rt}]$



Tipo-I: Instruções de Branch

if ($\text{Reg}[\text{rs}] == \text{Reg}[\text{rt}]$) $\text{PC} \leftarrow \text{PC} + 4 + 4 * \text{SEXT}(\text{imediato})$


if ($\text{Reg}[\text{rs}] != \text{Reg}[\text{rt}]$) $\text{PC} \leftarrow \text{PC} + 4 + 4 * \text{SEXT}(\text{imediato})$



Tipo-J: Instruções de Salto

$\text{PC} \leftarrow (\text{PC} \& 0xf0000000) \mid 4 * (\text{imediato})$

Buscando Instruções de Forma Sequencial




Contador de Programas PC

Utilize o PC como endereço da memória de instruções. Some-se 1 bit a PC, carregando novos valores ao final do ciclo.

Memórias no FPGA

Usaremos um deslocamento de dois bits no valor de PC para endereçar palavras, no lugar de bytes.


Leitura e Decodificação da Instrução



Decodificação da Instrução

Os outros campos da instrução são utilizados para decodificação. Utilize os bits <31:26> e <5:0> para produzir os sinais de controle


Operações na ALU com 3 Operandos



000000	rs	rt	rd	shamt	func
--------	----	----	----	-------	------

Tipo-R: ALU com operandos registradores
 $\text{Reg}[\text{rd}] \leftarrow \text{Reg}[\text{rs}] \text{ op } \text{Reg}[\text{rt}]$

Operações de Deslocamento




000000	rs	rt	rd	shamt	func
--------	----	----	----	-------	------

Tipo-R: ALU com operandos registradores

SLL: $\text{Reg}[\text{rd}] \leftarrow \text{Reg}[\text{rt}] \text{ (shift) shamt}$

SLLV: $\text{Reg}[\text{rd}] \leftarrow \text{Reg}[\text{rt}] \text{ (shift) Reg}[\text{rs}]$

Operações na ALU com Imediato




001XXX	rs	rt	imediato
--------	----	----	----------

Tipo-I: ALU operando com constante
 $\text{Reg}[\text{rt}] \leftarrow \text{Reg}[\text{rs}] \text{ op SEXT(imediato)}$

Como projetar seu sext?

Se **SEXT** for igual a 1, completa com o sinal, caso contrário, completa com zeros.

Operação de Leitura da Memória




001XXX	rs	rt	imediato
--------	----	----	----------

Tipo-I: Load

$\text{Reg}[rt] \leftarrow \text{Mem}[\text{Reg}[rs] + \text{SEXT}(\text{imediato})]$

Operação de Gravação na Memória



001XXX	rs	rt	imediato
--------	----	----	----------

Tipo-I: Store
 $\text{Mem}[\text{Reg}[\text{rs}] + \text{SEXT}(\text{imediato})] \leftarrow \text{Reg}[\text{rt}]$


Escrita na Memória

A unidade de controle precisa ativar o sinal W_r para habilitar a escrita na memória.

WERF

Nesse momento, é importante desativar a escrita no banco de registradores.

Instruções de Salto Incondicional




00001X	constante de 26-bit
--------	---------------------

Tipo-J: Instruções de Salto

J: $PC \leftarrow (PC \& 0xf0000000) \mid 4*(\text{imediato})$
 JAL: $PC \leftarrow (PC \& 0xf0000000) \mid 4*(\text{imediato}),$
 $Reg[31] \leftarrow PC + 1$

Instruções de Tomada de Decisão




10X011	rs	rt	imediato
--------	----	----	----------

Tipo-I: Instruções de Branch

```

if(Reg[rs] == Reg[rt])
    PC ← PC + 4 + 4*SEXT(imediato)
if(Reg[rs] != Reg[rt])
    PC ← PC + 4 + 4*SEXT(imediato)
    
```


Instruções de Salto Incondicional Indireto




000000	rs	rt	rd	shamt	func
--------	----	----	----	-------	------

Tipo-R: Salto Indireto

JR: $PC \leftarrow \text{Reg}[rs]$

JALR: $PC \leftarrow \text{Reg}[rs], \text{Reg}[rd] \leftarrow PC + 1$

Instruções de Comparação



10X011	rs	rt	imediato
--------	----	----	----------

Tipo-I: set less then & set less then unsigned immediate

SLTI: if (Reg[rs] < SEXT(imm))

Reg[rt] ← 1;
else Reg[rt] ← 0

SLTIU: if (Reg[rs] < SEXT(imm))

Reg[rt] ← 1;
else Reg[rt] ← 0

000000	rs	rt	rd	shamt	func
--------	----	----	----	-------	------

Tipo-R: set less then & set less then unsigned


SLT: if (Reg[rs] < Reg[rt])

Reg[rd] ← 1;
else Reg[rd] ← 0

SLTU: if (Reg[rs] < Reg[rt])

Reg[rd] ← 1;
else Reg[rd] ← 0

Instruções para Carregar MSB Imediato




10X011	rs	rt	imediato
--------	----	----	----------

Tipo-I: Load upper immediate
 LUI: $\text{Reg}[rt] \leftarrow (\text{imediato} \ll 16)$





Suporte ao Enable



Hierarquia do RISC231-M1

