

Johan EL HAJJ DIB

Ingénieur Systèmes Embarqués & FPGA (disponible immédiatement)

Téléphone : 06 95 36 73 47

E-mail : johan.ehd@gmail.com

Localisation : Île-de-France

Permis B : véhiculé

PROFIL

Ingénieur en électronique numérique spécialisé en développement RTL (VHDL, Verilog) et systèmes embarqués en C. Expérimenté sur le cycle complet de développement FPGA : analyse des exigences, conception d'architectures logiques, simulation fonctionnelle, synthèse, timing closure et validation sur carte. À l'aise sur les outils Xilinx Vivado, Intel Quartus et Microchip Libero SoC, ainsi que sur l'intégration hardware/software (bus AXI, AHB, Wishbone, drivers C embarqué). Développe des projets personnels FPGA en autonomie (<https://johanehd.github.io/>). Rigoureux, curieux et habitué à travailler en équipe sur des architectures critiques.

EXPERIENCES PROFESSIONNELLES

Stage – Ingénieur FPGA

Avril – Octobre 2025

Watt & Well, Massy – Systèmes embarqués critiques (spatial)

- Intégration d'un cœur RISC-V soft-core (Mi-V) dans un SoC FPGA Microchip MPF300 : intégration au niveau TOP, gestion des bus et interconnexions, préparation de l'interface logicielle
- Développement RTL en VHDL de plusieurs modules : bridge AHB/Wishbone (FSM de conversion de protocole), timer configurable, module d'interfaçage AXI-Stream/Wishbone
- Synthèse, place-and-route et timing closure sur Libero SoC : gestion des contraintes SDC, analyse setup& hold, optimisation ressources
- Mise en place de bancs de test (testbenchs VHDL, VUnit) et simulation fonctionnelle (QuestaSim), couverture des cas de test
- Validation et debug sur carte FPGA : SmartDebug, JTAG (OpenOCD), identification et résolution d'anomalies
- Développement en C embarqué de la logique OBC : drivers, BSP, protocole TM/TC, couche matériel-logiciel
- Contribution à une architecture tolérante aux fautes (TMR, ECC) et rédaction de la documentation technique

Compétences clés : VHDL, C embarqué, AHB/Wishbone/AXI, Libero SoC, VUnit, QuestaSim, Git, Synplify Pro

Stage en Laboratoire – Conception RTL et Vérification

Avril – Juillet 2024

Universidad Carlos III de Madrid – Recherche systèmes tolérants aux fautes

- Conception RTL en Verilog de mécanismes TMR et ECC pour durcir le processeur RISC-V CV32E40P sur FPGA Xilinx Zynq-7000 (Vivado)
- Synthèse et implémentation sur cible : contraintes timing, analyse des ressources, validation place-and-route
- Campagnes d'injection de fautes (simulation + sur carte) pour valider la résistance aux SEU : debug hardware (ILA), analyse des résultats
- Développement d'outils Python et scripts de post-traitement pour l'analyse des données, documentation technique en anglais

Compétences clés : Verilog, Vivado, Python, scripting, validation expérimentale, anglais technique, ILA

PROJET PERSONNEL FPGA (disponible sur mon Portfolio en cliquant sur le lien suivant : <https://johanehd.github.io/>)

Projet Mandelbrot sur Artix-7

2026 – en cours

- Conception RTL VHDL : masters AXI4, intégration DDR3 via MIG, module de calcul du fractale (pipeline itératif, FSM de séquençement), sortie VGA 640x480@60Hz
- Timing closure sur Artix-7 (XC7A35T) : contraintes XDC, gestion CDC, résolution des violations setup, testbenchs VHDL, simulation et validation sur carte (ILA, XSIM)

Acquisition SPI & Stack Ethernet UDP/IP, VHDL from scratch sur Artix-7

2026

- Conception intégrale en VHDL sans IP tierce : contrôleur maître SPI pour accéléromètre ADXL345 et pile réseau complète (MAC/IPv4/UDP) sur Artix-7, streaming de données en temps réel vers PC, simulation et validation sur carte (ILA, XSIM)

- **Système embarqué temps réel – Multi-protocoles CAN/UART/SPI/I2C**

2025

Polytech Paris-Saclay

- Architecture FPGA NIOS II avec FreeRTOS en C : intégration CAN, UART, SPI, I2C, validation temps réel et debug inter-protocoles

COMPETENCES TECHNIQUES

FPGA et RTL : VHDL, Verilog, SystemVerilog (notions), FSM, synthèse, place-and-route, timing closure, CDC, TMR/ECC

Outils FPGA : Xilinx Vivado, Intel Quartus, Microchip Libero SoC, ModelSim, QuestaSim

Vérification : Testbenchs VHDL/Verilog, VUnit, simulation fonctionnelle, analyse timing setup/hold, ILA, SmartDebug, JTAG

Protocoles et Bus : AXI4, AHB, Wishbone, Avalon, UART, SPI, I2C, CAN, Ethernet, DDR3

Logiciel et Script : C embarqué, drivers, BSP, FreeRTOS, Python, TCL (notions), Shell/Bash, Git

Debug matériel : Oscilloscope, analyseur logique, ILA, SmartDebug, OpenOCD

FORMATION

Diplôme d'Ingénieur – Electronique et Informatique pour l'Embarqué *Polytech Paris-Saclay, Gif-sur-Yvette*

2022 – 2025

Classe Préparatoire aux Grandes Ecoles (MPSI/MP) *Lycée Pierre d'Ailly, Compiègne*

2019 – 2022

LANGUES

Français : langue maternelle

Arabe : bilingue

Anglais – niveau B2, technique lu/écrit (TOEIC)

Espagnol : A1, notions

CENTRES D'INTERÊTS

Voyages : découverte de nouvelles cultures, organisation de circuits

Basket-ball : capitaine de l'équipe de basket-ball de Compiègne entre 2015 et 2018, arbitre officiel départemental des matchs (Oise)

Badminton : tournois amateurs