




# VHDL Application Workshop



#### 4-6 September 2000

Lecturer: Mr.Watcharakon Noothong

Telephone: 739-2191..3 Ext 611

E-Mail : noothong@notes.nectec.or.th

\* http://tmec.nectec.or.th/icdesign

<mark>ฝ่ายออกแบบ</mark>วงจรรวม ศูนย์วิจัยและพัฒนาเทคโนโลยีใมโครอิเล็กทรอนิกส์

### **Course Outline**



#### Day 1

#### 1. Introduction and Overview

- History, Limitation
- Electronic system design
- Levels of Abstraction

#### 2. VHDL Objects

- Entity, Architecture
- Component, Package
- Process, Configuration

#### 3. Signal and Datatypes

- Concept of a types
- Standard data types
- Scalar and array literals
- IEEE Standard logic types

#### 4. Object Declarations

- Constant declaration
- Signal declaration
- Alias declaration
- Variable declaration

#### Day 2

#### **5. VHDL Operators**

- Logical Operators
- Relational Operators
- Concatenation Operator
- Arithmetic Operators

#### **6. Sequential Statements**

- Process Statement
- IF Statements
- CASE Statement
- LOOP Statements
- WAIT Statements

#### 7. Concurrent Statements

- Condition signal assignments
- Selected signal assignments
- BLOCK/Guards Statement

#### 8. Subprogram

- Functions
- Procedures

#### Day 3

#### 9. Advanced Topics

- Advanced types
- Overloading
- RTL Styles

#### 10. Testbench Coding Styles

- Testbench configuration
- Stimulus styles
- Assertion
- TextIO

#### 11. VHDL & Logic Synthesis

- Basic design methodology
- Multiplexer, Encoder, Decoder
- Tri-State, Bidirectional buffers
- ALU (Arithmetic Logic Unit)
- Finite State machine
- Latch, Asynchronous Flip-Flop & Synchronous Flip-Flop



### **Introduction and Overview**


page 3


### What is VHDL?



# VHSIC (Very High Speed Integrated Circuit) Hardware Description Language


- Modelling DIGITAL Electronic Systems
- Both Concurrent and Sequential statements





# VHDL History






- Department of Defense (DoD) developed in 1981
- **IEEE 1**076-1987 Standard (VHDL'87)
- **IEEE 1076-1993 Standard (VHDL'93)**

VHDL Application Workshop page 5

### **VHDL** Limitation





Analog




# Hardware Description Language (HDL)

The VHDL is a software programming language used to model the intended operation of a piece of hardware, similar to Verilog-HDL.


### Use of the VHDL Language

- 1. Documentation Language: To provide human and machine readable documentation
- 2. Design Language: To provide a structure reflecting hardware design and hierarchy and provide methods to hardle complexity by partitioning the design.
- 3. Verification Language: To provide a concurrent method verifying hardware interaction and provide constructs for stimulating a design.
- 4. Test Language: To provide ability to generate test vectors, multiple testbench strategies and method to write self checking code.
- 5. Synthesis Language: To provide high-level constructs that can be translated to boolean equations and then translate them to gate as well as to provide constructs that can be optimized.




# **Electronic System Design**







# **Top-Down Design**



The top-level system is modeled for functionality and performance using a high-level behavioural description.

Each major component is modeled at the behavioural level and the design is simulated again for functionality and performance.

Each major component is modeled at the gate level and the design is simulated again for timing, functionality and performance.




# **Levels of Abstraction: Capture**

Editing VHDL Code
 Rlock Capture
 System Level Tools

Schemic Capture

Layout Tooks




page 10

D

L




### Levels of Abstraction: Definition





### **Tradeoffs Between Abstraction Levels**



page12

# The Benefits of Using VHDL



- Design at a higher level
  - ◆ Find problems earlier
- Implementation independent
  - ◆ Last minute changes
  - ◆ Delay implementation decisions
- Flexibility
  - ◆ Re-use
  - ◆ Choice of tools, vendors
- Language based
  - ◆ Faster design capture
  - Easier to manage





### VHDL International

- Promoting use of VHDL
   Quarterly publication, "Resource Book"
   "Simulator Certification Test Suite"

#### **IEEE Committees**

◆ VASG: defining the language: various others too (VASG: VHDL Analysis and Standardization Group)

### Europe

- European chapter of VASG
- ◆ VHDL Forum for CAD in Europe
- ◆ VHDL Newletter, published by Esprit project
- ◆ Regional user groups : VHDL-UK, etc . . .

### Newsgroups

◆ comp.lang.vhdl

# VHDL Objects




### **Aim and Topics**

- Introduction to:
  - **◆ Entity**
  - **◆** Architecture
  - ◆ Package
  - **◆** Configuration

### Introduction



- VHDL design consists of several separate four design units :
  - ◆ Entity design unit
  - ◆ Architecture design unit
  - ◆ Configuration design unit
  - ◆ Package design unit



page 16

### **Component**



```
VHDL Component
    entity HALFADD is
    port (A, B: in bit,
                                                        Entity declaration
         SUM, CARRY: out bit);
    end HALFADD;
    architecture BEHAVE of HALFADD is
    begin
                                                       Architecture declaration
               SUM \le A xor B;
               CARRY <= A and B;
    end BEHAVE;
```





```
Syntax:
entity entity_name is
    generic (generic_list);
    port( port_name: <mode> port_type);
end entity_name;
```

```
< mode > = in, out, inout, buffer, linkage
in = Component only read the signal
out = Component only write to the signal
inout = Component read or write to the signal (bidirection signals)
buffer = Component write and read back the signal (no bidirectional)
linkage = Used only in the documentation
```

VHDL 93! Can now optionally include the reserved word entity after the reserved word entity a

VHDL Application Workshop page 1

# **Entity declaration example**



```
entity MUX is

port (INO, IN1, SEL: in bit;

OUTPUT: out bit);
end MUX;
```

```
INO _____ OUTPUT SEL____
```

### Propagation delay time

```
entity MUX is


generic(TPLH: time:= 3 ns;

TPHL: time:= 5 ns);

port (INQ, IN1, SEL: in bit;

OUTPUT: out bit);

end entity MUX;
```



# **Architecture Design Unit**



- Structural or behavioural description
- Decribes an implementation of an entity
- Must be associated with a specific entity
- Single entity can have many architectures



Architecture X Architecture Y Architecture Z

### **Architecture Declaration**



#### **Syntax:**

architecture\_name of entity\_name is declarations


begin

concurrent\_statements
end architecture\_name;

VHDL 93! Can now optionally include the reserved word architecture after the reserved word end in the entity declaration

# **Architecture styles**





VHDL Application Workshop page 22





```
architecture BEHAVIOURAL of MUX is
begin
    process (INQ, IN1, SEL)
    begin
       if (SEL = '0') then
            OUTPUT <= INQ
        else
            OUTPUT <= IN1;
        end if;
    end process;
end BEHAVIOURAL;
```

VHDL Application Workshop page 23






architecture DATAFLOW of MUX is

begin

OUTPUT <= ( (not SEL) and INO) or (SEL and IN1);

end DATAFLOW;

# output = $(\overline{sel} \cdot in0) + (\overline{sel} \cdot in1)$







# Component declarations

```
architecture STRUCTURAL of MUX is
    component INV
        port (II: in bit, O1: out bit);
    end component;
   component AND2
        port (11, 12: in bit, 01: out bit);
    end component;
    component OR2
        port (I1, I2: in bit, 01: out bit);
    end component;
signal INTO, INT1, INT2: bit,
begin
    GO: INV: port map (I1 => SEL, O1 => INTO);
    G1: AND2: port map (I1 \Rightarrow INO, I2 \Rightarrow INTO, O1 \Rightarrow INT1);
    G2: AND2: port map (I1 => SEL, I2 => IN1, O1 => INT2);
    G3: OR2 port map (I1 => INT1, I2 => INT2, O1 => OUTPUT):
end STRUCTURAL:
```

# **Component Declarations**



- Component instantiated must be declared within architecture
- Not instantiating the entity, but a socket . . .

```
architecture STRUCTURAL of MUX is
     component INV
          port (II: in bit, O1: out bit);
     end component;
     component AND2
          port (11, 12: in bit; 01: out bit);
     end component;
     component OR2
          port (II, I2: in bit, 01: out bit);
     end component;
signal INTO, INT1, INT2: bit,
begin
G0: INV: port map (I1 => SEL, O1 => INTO);
G1: AND2: port map (I1 \Rightarrow INQ, I2 \Rightarrow INTQ, O1 \Rightarrow INT1);
G2: AND2: port map (II => SEL, I2 => IN1, O1 => INT2);
G3: OR2 port map (I1 => INT1, I2 => INT2, O1 => OUTPUT);
end STRUCTURAL;
```


Beware!

Component declaration before "begin" of architecture

# **Packages Design Unit**



- Package declaration
  - ◆ Subprogram declarations
  - **◆** Type declarations
  - **◆** Component declarations
  - ◆ Deferred constant declaration
- Package Body
  - ◆ Subprogram body
  - ◆ Defered constant value



# Packages declaration



#### **Syntax:**

```
package package_name is
           [exported_subprogram_declarations]
           [exported_constant_declarations]
           [exported_components]
           [exported_type_declarations]
           [attribut_declarations]
           [attribut_specifications]
end package_name;
package body package_name is
           [exported_subprogram_declarations]
           [internal_subprogram_declarations]
           [internal_subprogram_bodies]
           [internal_type_declarations]
end package_name;
```

page 28






```
package MY_PACKAGE is
         type MY_TYPE1 is ...
         type MY_TYPE2 is ...
         function MY_MEAN (A, B, C: real) return real;
         procedure MY_PROC1 (...);
end MY_PACKAGE;
package body MY_PACKAGE is
         function MY MEAN (A, B, C: real) return real is
         begin
                  return(A + B + C)/3
         end MY_MEAN;
end MY PACKAGE;
```

# **Configuration Design Unit**



Select a particular architecture of an entity from library



Configuration is like a parts list:


entity	arch
A	Y
В	X
С	X
D	Y

# Configuration declaration



#### **Syntax:**

configuration configuration name of entity name is for architecture name end configuration name;




#### Default configuration:

```
configuration CFG_A of A is
  for X
  end for;
end CFG_A;
```

# **Configuration Example**





configuration CFG\_HALFADD of HALFADD is
for STRUCTURAL
end for;
end CFG\_HALFADD;

- Selection of entities and architectures
  - ◆ Select architecture of top level entity
  - ◆ Select entity/architecture pairs for component instances
- Consider as "parts list" for hierarchy
- Default configuration
  - ◆ If names of entities & components match
  - ◆ Last analysed architecture of enties
- Non-default configuration
  - ◆ Map specifiec entities, architectures

#### **Process**



#### Concurrent statement

- Section containing sequential statements
- Exist inside an architecture
- Multiple processes interact concurrently

Sequential statements

```
entity AND_OR is


port(A, B: in bit;

Z_OR, Z_AND: out bit);
end AND_OR;
architecture BEHAVE of AND_OR is
begin AND_OR_FUNC: process(A, B)
                Z OR \leq 0;
           end if.
           if (A='1' and B='1') then Z AND <= '1':
                 Z AND \ll 0:
           end if.
end process AND_OR_FUNC; end BEHAVE;
```






```
entity FULLADD is
port (A, B, CIN: in bit;
SUM, CARRY: out bit);
end FULLADD;
architecture STRUC of HALFADD is
signal N_SUMN_CARRY1, N_CARRY2: bit;
-- other declarations
begin
U1: HALFADD port map (A, B, N_SUM, N_CARRY1);
U2: HALFADD port map (N_SUM, CIN, SUM, N_CARRY2);
U3: ORGATE port map (N_CARRY2, N_CARRY1, CARRY);
end STRUC;
```



VHDL Application Workshop page 34

# Library





Library IEEE; use IEEE.Std\_Logic\_1164.all;

entity INCOMP\_IF is port (EN, D: in std\_ulogic; Q: out std\_ulogic

- A collection of compiled design units
  - ◆ Entity, Architecture, Package, Package body, Configuration
- Physically exists as a directory
- Referred to by Library name
- Simulator startup file specifies mapping
  - ◆ Library name -> directory name
- Compile into "WORK"
- WORK mapped to specific library name

### **Comments**



#### **Comments**

- '-- This is a comment
- -- Each line must begin with --
- -- Comments end with a new line

Library IEEE; use IEEE.Std\_Logic\_1164.all;

entity FULLADD is
port (A, B, CIN: in std\_logic;
SUM, CARRY: out std\_logic);
end FULLADD;

# **Signals and Datatypes**



### **Aim and Topics**

- Introduction to:
  - **◆** Type concept
  - **◆** Standard types
  - ◆ Scalar and Array Literal
  - ◆ IEEE Standard Logic

# Concept of a Type



- Type must be defined when signal is declared
- Either in
  - Port section of an entity
  - ◆ Architecture, in a signal declaration
- Types must match up!

```
entity HALFADD is
port (A, B : in bit;
        SUM, CARRY : out bit);
end HALFADD;
```

```
SUM <= A xor B;
```

Types must match...

```
entity FULLADD is
port (A,B,CIN : in bit;
        SUM, CARRY : out bit);
end FULLADD;
architecture STRUCT of FULLADD is
    signal N_SUM : bit;
    -- other declarations
begin
    -- Code
end STRUCT;
```





```
package STANDARD is

type boolean is (FALSE, TURE);
type bit is (0, 1);
type character is (-- asc ii set);
type integer is range
type real is range
-- bit vector, string, time
end STANDARD;
```

FALSE

TRUE

Boolean

'a' '1' 'A' 'Z' '0'

character

10 ns 200 fs 2.5 ps

Time

"Hello"
"VHDL"
"Esperan"
string

'0'

bit

256 -45 0 1 137

integer

"0000" "111" "010101010"

bit\_vector

1.02 1.0 -37.4

real





Type	Range of values	Examples declaration
integer	-2,147,483,647 to +2,147,483,647	signal index : integer := 0;
real	- 1.0E +38 to +1.0E +38	variable val : real := 1.0;
boolean	(TURE, FALSE)	variable test : boolean := TRUE;
character	defined in package STANDARD	variable term: character:= '@';
bit	0, 1	signal in1 : bit := 'O';
bit_vector	array with each element of the type	variable pc : bit_vector(31 downto 0);
time	fs, ps, ns, us, ms, sec, min, hr	variable delay : time := 25 ns;
string	array with each element of type character	variable name : string(1 to 4) := "tmec";
natural	O to the maximum integer value in the	variable index : natural := 0;
	<b>implementation</b>	
positive	1 to the maximum integer value in the	variable index : natural := 0;
	implementation	

# **Scalars and Array Literals**



Scalar Type
character
bit
std\_logic
boolean
real
integer
time

Array Type
string
bit\_vector
std\_logic\_vector

# The Problem With Type Bit



- Only has values '1' and '0'
  - ◆ Defualt initialisation to '0'
- Simulation and synthesis require other values
  - **◆** Unknown
  - ◆ High impedance
  - ◆ Don't care
  - Different signal strengths

## **MVL Systems**



- Problum with type BIT : use of Multi-Valued Logic System (MVL)
  - ◆ Enumerated type defining unknown, high-impedance, etc
- Until early 1992, no standard
- Standard now set
  - ◆ Nine state system defined and agreed by IEEE
  - ◆ Standard IEEE 1164





```
type std ulogic is (
    יטי,
            uninitialized
    тХт,
            unknown
    101,
            logic 0
                       Strong drive
    111,
    logic 1
    'W', High impedance
    'L', unknown
                       Weak drive
    'Н',
            logic 0
                       (not often used)
    '-');
            logic 1
            Don't care
```


- In package "Std\_Logic\_1164"
- "std\_logic" has same values as "std\_ulogic"


```
std_logic_vector
```

std\_ulogic std\_ulogic\_vector


# Rules for Using Std\_Logic and Std\_Ulogic







#### Cannot assign std\_logic\_vector to std\_ulogic\_vector



## **Object Declarations**



### **Aim and Topics**

- Introduction to:
  - ◆ Constant declaration
  - **◆** Signal declaration
  - ◆ Variable declaration

### **Constant Declaration**



#### Syntax:

constant constant\_name: type := value;

- Constant is name assigned to a fixed value
- You need only change the constant declaration in one place
- Constant makes a design more readable and makes updating code easy

```
constant Vdd: real:= - 45;
constant CYCLE: time:= 100 ns;
constant PI: real:= 3.14;
constant FIVE: bit_vector:= "0101";
constant TEMP: std_logic_vector(8 to 11):= "0101";
```

## **Signal Declaration**



### Syntax:

```
signal signal_name: type;
```

OR signal signal\_name: type := initial\_value;

- Signal connect design entities together and communicate changes in values between processes.
- Signal can be abstractions of physical wires, busses, or used to document wires in an actural circuit.
- Signal with a type must be declared before the signal is used.

```
signal A_BUS, A_BUS, Z_BUS: bit_vector(3 downto 0);
signal A_BIT, B_BIT, C_BIT, D_BIT: bit;
signal BYTE: bit_vector(0 to 7);
signal COUNT: integer range 1 to 50;
signal GROUND: bit:='0';
signal SYS_BUS: std_logic_vector(31 downto 0);
```

# Signal Assignment



- Signal of same type
- Language defines
  - bit\_vector (array of bit)
  - string (array of character)
- Define size when declaring signal/port

#### Legal declarations:

```
signal Z_BUS:bit_vector(3 downto 0);
signal C_BUS:bit_vector(1 to 4);
```

#### Illegal declarations:

```
signal Z_BUS:bit_vector(0 downto 3);
signal C_BUS:bit_vector(3 to 0);
```

```
signal Z_BUS:bit_vector(3 downto 0);
signal C_BUS:bit_vector(1 to 4);


Legal:
    Z_BUS(3 downto 2) <= "00";
    C_BUS(2 to 4) <= Z_BUS(3 downto 1);

Illegal:
    Z_BUS(0 to 1) <= "11";</pre>
```

# Signals and Drivers



- Signal value changed with "Signal Assignment Statement"
- Signal driver
- Types must match
- Resolved signal



signal A,B,Z : bit; signal X\_INT : integer;



#### **Alias Declaration**



#### Syntax:

alias alias\_name: alias\_type is object\_name;

- An alias is an alternative name for an existing object (signal, variable or constant)
- It dose not define a new object

```
signal COUNT: bit_vector(7downto 0);

alias SIGN_BIT: bit is COUNT(7);

alias LSB_BIT: bit is COUNT(0);

alias NIBBLE_L: bit_vector(3downto 0) is COUNT(3downto 0);

alias NIBBLE_H: bit_vector(3downto 0) is COUNT(7downto 4);
```

#### Variables



```
signal A, B, C, Y, Z: integer;
begin
P1: process (A, B, C)
variable M, N: integer;
begin
M:=A;
N:=B;
Z <= M+N;
M:=C;
Y <= M+N;
end process P1;
```

- Declared within process
- Assignment immediately
  - ◆ Like "software"
- Only be used within process
  - ◆ Called its "scope"
- Retains value
- Assigns:
  - ◆ signal to variable
  - variable to signal

### Variable Declaration



#### Syntax:

variable variable\_name: type;

OR variable variable\_name: type:= initial\_value;

- Variable is a name assigned to a changing value within a process
- Variable assignment occurs immediately in simulation
- Variable can be used as a temporary simulation value
- Variable must be declared before it is used

#### Example

variable INDEX: integer range 1 to 50,

variable MEMORY: bit\_vector(0 to 7);

variable X, Y: integer;

variable CYCLE\_TIME: TIME range 10 ns to 50 ns := 10 ns;



## Variables Versus Signals

```
signal A, B, C, Y, Z: integer,
                                               signal A, B, C, Y, Z: integer;
                                               signal M, N
                                                                    : integer;
begin
    P1: process (A, B, C)
                                               begin
                                                    P1: process (A, B, C, M, N)
         variable M, N: integer;
    begin
                                                    begin
         M := A;
                                                        M \leq A:
         N := B;


ightharpoonup N \ll B;
                                                        Z \leq M + N;
         Z \leq M + N;
         M := C;
                                                        M \leq C;
         Y \leq M + N;
                                                        Y \leq M + N;
                                                    end process P1;
    end process P1;
```

page 54

# Variables Usage Model



- Variables used for algorithms
  - ◆ Assign signals to variables
  - ◆ Performalgorithm
  - ◆ Assign variables to signals
- Variable cannot be accessed outside of its process



### VHDL Operators



### **Aim and Topics**


- Introduction to:
  - **◆** Logical Operators
  - **◆** Relational Operators
  - **◆** Concatenation Operator
  - **◆** Arithmetic Operators

*page* 56

# **Logical Operators**



- and, or, nand, nor, xor (equal precedence)
- not (higher precedence)
- Pre-defined for
  - bit
  - bit\_vector
  - ◆ std\_ulogic, std\_logic
  - std\_ulogic\_vector, std\_logic\_vector
- xmor



VHDL 93! Shift operators: sll (shift left logical), srl (shift right logical), sla (shift left arithmetic), sra (shift right arithmetic), rol (rotate left logical), ror (rotate right logical)





page 58

# **Logical Operators on Arrays**




- Operands same length and type
- Operations on matching elements

signal A\_BUS, B\_BUS, Z\_BUS: std\_logic\_vector(3 downto 0);

Z\_BUS <= A\_BUS and B\_BUS;

**↓** Equivalent to


Z\_BUS(3) <= A\_BUS(3) and B\_BUS(3); Z\_BUS(2) <= A\_BUS(2) and B\_BUS(2); Z\_BUS(1) <= A\_BUS(1) and B\_BUS(1); Z\_BUS(0) <= A\_BUS(0) and B\_BUS(0);







- Result is boolean (TRUE or FALSE)
- Often used with if then else




## **Relational Operations: Rules**



- Operands must be of the same type
- Arrays
  - ◆ May be of different lengths
  - ◆ Aligned left and compared
  - ◆ Can lead to unusual result!
- No numerical meaning

### Operands of same type

arrays of different lengths:



No numerical meaning!

1 1 1

Not 7... but a set of three '1's !





Ampersand ( & ) means concatenation in VHDL

```
signal Z_BUS: bit_vector(3downto 0);
signal A, B, C, D: bit;
signal BYTE: bit_vector(7downto 0);
signal A_BUS: bit_vector(3downto 0);
signal B_BUS: bit_vector(3downto 0);
```

```
Z_BUS \leftarrow A \& B \& C \& D;
```


concatenation

BYTE <= A\_BUS & B\_BUS;

## **Arithmetic Operators**



- Pre-defined for
  - ◆ integer
  - real (except mod and rem)
  - ◆ Physical types (e.g. time)
- Not defined for
  - bit vector
  - ◆ std\_ulogic\_vector
  - ◆ std\_logic\_vector
- Generally, operands must be of the same type



### Adder example




```
entity ADDER is

port (A, B: in integer range 0 to 7;

Z: out integer range 0 to 15);

end ADDER;
```

architecture ARITHMETIC of ADDER is begin



### **Arithmetic of Time**



- Testbenches, cell delays
- Multiplication / division
  - ◆ Multiply / divide by integer/real
  - ◆ returns type time

```
signal CLK : std_logic;
constant PERIOD : time := 50 ns;
```

```
wait for 5 * PERIOD;
waits for 250 ns
```

```
wait for PERIOD * 1.5;
waits for 75 ns
```

## **Sequential Statments**



### **Aim and Topics**

- To introduce some of the most commonly used concurrent and sequential statements
- The process statement
- Sequential statements
  - **◆ IF Statements**
  - **◆ CASE Statement**
  - **◆ LOOP Statement**
  - **◆ WAIT Statement**

#### **Process Statement**



```
Syntax:
optional_label: process (optional_sensitivity_list)
    subprogram_declarations
    type_declarations
    constant_declarations
    variable_declarations
    other_declarations

begin
    sequential_statements
end process optional_label;
```



## **Process Statement example**



#### label

MUX: process (A, B, SEL)

begin

if (SEL = '1') then

Z <= A;

else

Z <= B;

end if;

end process MUX;


### Sensitivity list

Sequential statements

### **Processes within VHDL Code**



```
architecture A of E is
begin
    -- concurrent statements
  P1: process
             begin
             -- sequential statements
  end process P1;
    -- concurrent statements
   P2: process
              begin
             -- sequential statements
   end process P2
end A;
```



### **IF Statement**



```
Syntax:


if condition then

sequential_statements

...

end if;
```

```
if (A = '1') then
COUNT := COUNT + 1;
end if;
```



### **IF-ELSE Statement**



```
Syntax:

if condition then

sequential_statements


...

else

sequential_statements

end if;
```

```
if (A = '1') then
COUNT := COUNT + 1;
else
COUNT := COUNT - 1;
end if;
```



### **IF-ELSIF Statement**



#### Syntax:

if condition 1 then sequential\_statements elsif condition 2 then sequential\_statements end if;


```
if (A = '1') then

COUNT := COUNT + 1;

elsif (A= '0') then

COUNT := COUNT - 1;

end if;
```







```
Library IEEE; use IEEEStd_Logic_1164all;
                       in Std_logic_vector(3downto0)
in Std_logic_vector(1downto0)
out Std_logic_vector(3downto0)
architecture IF_STATE of IF_EXAMPLE is
begin
      process (A, B, C, D, SEL)
     begin if (SEL = "00") then
           else
                 Z \leq D;
      end process;
end IF STATE;
```

VHDL Application Workshop page 73

### **CASE Statement**



```
Syntax:

case expression is

when choice => sequential_statements;

when choice => sequential_statements;

end case;
```

### **Example**

- No choices may overlap
- All choices must be specified
  - ◆ specifically or with "others"





```
Library IEEE;
use IEEE.Std_Logic_1164.all;
entity CASE EXAMPLE is port (A, B, C, SEL: in integer range 0 to 15; out integer range 0 to 15); end CASE_EXAMPLE;
architecture CASE STATE of CASE EXAMPLE is
begin
        process (A, B, C, SEL)
        begin
                case SEL is
                       \begin{array}{lll} \text{when } 0 \text{ to } 4 & => Z <= B;\\ \text{when } 5 & => Z <= C;\\ \text{when } 0 \text{thers} & => Z <= A;\\ \end{array}
        end process;
end CASE STATE;
```

#### **Beware!**

 Array do not have a discrete sequence of values associated with them

```
case SEL is

when "11" =>

when "00" to "10" => ×

when others =>
```

## **LOOP Statements**



- Avaiable in a process

  - For Loop StatementWhile Loop Statement
- Label is optional
- Use range attributes
  - ♦ 'high
  - ♦ 'low
  - ◆ 'range
- For loop identifier
  - ◆ not declared
  - ◆ Can't be altered
  - ◆ not visible outside loop

## For Loop Statement



```
Syntax:
optional_label:for parameter in range loop
sequential_statements
end loop Optional_loop;
```

### **Example**

```
LOOP1: for INDEX in O to 7 loop

DOUT(INDEX) <= DIN(INDEX);

end loop LOOP1;
```

- Iterated around a loop
- Loop variable gets values in the range
- No need to declare loop variable
- It is illegal to make an assignment to the loop variable





```
Library IEEE; use IEEE.Std_Logic_1164.all;
entity EX is port (A, B, C: in std_logic_vector(4downto 0); __Q : out std_logic_vector(4downto 0);
 end E
 architecture FOR_LOOP of EX is
 begin
       process (A, B, C)
       begin
             for I in O to 4 loop if A(I) = 1 then
                   else
                   end if.
             end loop;
       end process;
 end,
```

VHDL Application Workshop page 78

## While Loop Statement



```
Syntax:

optional_label: while condition loop
sequential_statements
end loop optional_label;
```

### **Example**

- Available in a process
- Not generally synthesizable
- Useful in testbenches
  - ◆ Reading from file . . .
  - ◆ Generation of clock for specific time

### **WAIT Statements**

wait,



Suspends execution of process

Wait for:

- Execution continues when statement satisfied
- Four formats...

wait for Specific\_time;

Wait on Signal\_list;

An event on signals (equivalent to a sensitivity list)

Wait until Condition;

A condition to occur (requires event)

VHDL Application Workshop page 80

Indefinitely (never to be reactivated)





```
Library IEEE;
use IEEEStd_Logic_1164all; entity D_FLOP is
port (D, CLK: in std_ulogic;
Q : out std_ulogic);
end D_FLOP,
architecture A of D_FLOP is
                               No sensitivity list
begin
     process
     begin
          wait until CLK'event and CLK = '1';
                    Q \leq D;
     end process;
end A;
```

```
STIMULUS: process

begin

SEL <= '0';

BUS_B <= "0000";

BUS_A <= "1111";

wait for 10 ns;

SEL <= '1';

wait for 10ns;

-- ETC, ETC

end process STIMULUS;
```



## **Concurrent Statements**

## **Aim and Topics**


- To introduce some of the most commonly used concurrent
  - ◆ Concurrent signal assignment
  - ◆ Condition signal assignment
  - ◆ Selected signal assignment
  - **♦** BLOCK statement




## **Concurrent Assignment Statements**

$$X \le A + B;$$
  
 $Z \le C + X;$ 

- Concurrent
- Order independent
- What you write is what you get . . .











$$X \leq X + Y$$
;





# **Concurrent Versus Sequential**

```
architecture A of E is
begin
    -- concurrent statements
  P1: process
             begin
             -- sequential statements
  end process PI;
    -- concurrent statements
   P2: process
              begin
              - - sequential statements
   end process P2
end A;
```





## **Concurrent Signal Assignments**

#### **Concurrent Form**

architecture FORM\_1 of V\_VAR is
begin

OUTPUT\_Q <= DATA\_IN; ←
end V\_VAR;

architecture FORM\_1 of V\_VAR is

begin

→ process (DATA\_IN)

begin

OUTPUT\_Q <= DATA\_IN;

end process;


end V\_VAR;



# **Multiple Concurrent Assignments**

- Signals are "wired together"
- VHDL requires a resolution function

$$Z \stackrel{\text{def}}{=} A + B;$$
  
 $Z \stackrel{\text{def}}{=} C + D;$ 





## Multiple Assignments in a Process

```
architecture CONCURRENT of MULTIPLE is signal A, B, C, D: std_ulogic; signal Z: std_logic; begin Z <= A \text{ and } B; Z <= C \text{ and } D; end CONCURRENT;
```



```
architecture SEQUENTIAL of MULTIPLE is signal Z, A, B, C, D: std_ulogic; begin


process (A, B, C, D)

begin

Z <= A and B;

Z <= C and D;

end process;
end SEQUENTIAL;
```







# Multiple Assignments: Example

```
process (A, B, SEL)
begin
if (SEL = '1') then
Z <= A;
else
Z <= B;
end if;
end process;
```

```
process (A, B, SEL)

begin

Z <= B;

if (SEL = '1') then

Z <= A;

end if;

end process;
```

- Last assignment takes effect
- After process suspends
- Code is equivalent



# **Conditional Signal Assignment**

```
entity BRANCH is
port (A, B, C, X: in integer range 0 to 7;
                : out integer range 0 to 0);
end BRANCH;
```

```
Concurrent version of "If"
```

- Only one target
- Must have an unconditional else

```
architecture USE_IF of BRANCH is
begin
    process (A, B, C, X)
                                       architecture USE_WHEN of BRANCH is
    begin
         if (X > 5) then Z \le A;
                                       begin
                                                Z \le A when X > 5 else when X < 5 else
         else
                                       end USE WHEN;
              Z \leq C;
         end if,
```



# **Selected Signal Assignment**

```
entity BRANCH is

port (A, B, C, X: in integer range 0 to 7;

Z: out integer range 0 to 0);

end BRANCH;
```

```
Concurrent version of "case"
```

Only one target

```
Rule as for case
architecture USE_IF of BRANCH is
begin
     process (A, B, C, X)
     begin
         case X is
                                       architecture USE_WITH of BRANCH is
              when 0 to 4 = > Z \le B;
                                       begin
                                                with X select
Z <= B when 0 to 4,
              when 5=> Z <= C;
              when OTHERS => Z <= A;
                                                             when OTHERS:
                                       end USE WITH;
         end case;
end process; end USE IF:
```

## **Block/Guarded Statement**



```
Syntax:
label: block (optional_guard_condition)
declarations
begin
concurrent_statements
end block label;
```

- Concurrent statement
- Without a guard condition a
   block is a grouping together of concurrent statements within an architecture

### Example

```
B1: block (ENB = '1')

begin

DOUT <= guarded DIN;
end block B1;
```

Level-Sensitive Latch

**Edge-Sensitive Flip-Flop** 







## **Aim and Topics**

- Explain these two types of subprogram
- Subprogram concepts
- Funtions
- Procedure
- Resolution functions

## **Functions and Procedures**







- "Subprograms"
  - ◆ Sequential statements
    - execute in sequence like "software"
- Function
  - ◆ One return value
- Procedure
  - ◆ Zero or more return value



## **Function declaration**

```
Syntax:

function function_name (parameter_list) return type is
types, constants, other functions, other declarations
begin
sequential_statements
end function_name;
```

```
entity . . . is
end . . .
architecture . . . of . . . is
begin

Function Declaration

Function Calls

process

Function Declaration

begin

Function Declaration

Function Calls

end process;
end . . . ;
```

page 95





### Parameter list

```
function_PARITY_FUNC(X:std_ulogic_vector)
                        return std_ulogic is
                   variable TMP: std_ulogic;
Function name
               begin
                       TMP:= '0';
                        for J in X'range loop
                           TMP := TMP \times X(J);
                        end loop;
                        return TMP;
                                            Returned value
               end PARITY_FUNC;
```

page 96

## **Function Call**



```
DATA_BYTE PARITY_BYTE

DATA_WORD 16
PARITY_WORD
```

```
function PARITY_FUNC (X:std_ulogic_vector)
return std_ulogic is
variable TMP: std_ulogic;
begin
TMP:= '0';
for J in X'range loop
TMP:= TMP xor X(J);
end loop;
return TMP;
end PARITY_FUNC;
```

```
entity PARITY is
port ( DATA BYTE : in std_ulogic_vector(7 downto 0);
DATA_WORD : in std_ulogic_vector(15 downto 0);
PARITY BYTE : out std_ulogic;
PARITY_WORD : out std_ulogic );
end PARITY;

architecture FUNC of PARITY is
-- function declaration
begin
PARITY BYTE <= PARITY FUNC(DATA BYTE):
PARITY_WORD <= PARITY_FUNC(DATA_WORD);
end FUNC;
```



### **Procedure declaration**

```
Syntax:

procedure procedure name (parameter list) is
types, constants, other functions, other declarations
begin
sequential_statements
end procedure_name;
```

```
entity . . . is
end . . .
architecture . . . of . . . is

begin

Procedure Declaration

Procedure Calls

Procedure Declaration

Procedure Declaration

Procedure Calls

end process;

end . . . ;
```

page 98





### Procedure name

### Parameter list

```
procedure PARITY_PROC (X:std_ulogic_vector;
         signal PARITY_BIT: out std_ulogic) is
    variable TMP: std_ulogic;
begin
    TMP:= '0';
        for Jin X'range loop
           TMP := TMP \times X(J);
        end loop;
    PARITY_BIT <= TMP,
end PARITY_PROC;
```

Assignment to "out" parameters

### **Procedure Call**



```
DATA_BYTE PARITY_BYTE

DATA_WORD 16

PARITY_WORD
```

```
procedure PARITY PROC (X:std_ulogic_vector, signal PARITY_BIT: out std_ulogic) is variable TMP:std_ulogic;

begin

TMP:='0';
for J in X' range loop
TMP:= TMP xor X(J);

PARITY BIT <= TMP,
end PARITY_PROC;
```

```
entity PARITY is port (DATA BYTE in Std ulogic vector(7 downto 0);
DATA-WORD in Std ulogic vector(15 downto 0);
PARITY BYTE out Std ulogic;
end PARITY;
end PARITY;

architecture PROC of PARITY is -- procedure declaration
begin PARITY PROC(DATA RYTE PARITY BYTE);
end PROC;
end PROC;
```

page 100

# **Defining Subprograms**



```
package P_FUNCS is architecture FUNCTIONS of PARITY is function PARITY_FUNC ( X : std_ulogic_vector) return std_ulogic is
                variable TMP: std_ulogic;
          begin
                 TMP:='0;
                for J in X'range loop
TMP:= TMP xor X(J);
                end loop;
                        return TMP;
         end PARITY_FUNC;
  begin
         PARITY_BYTE <= PARITY_FUNC(DATA_BYTE);
PARITY_WORD <= PARITY_FUNC(DATA_WORD);
  end FUNCTIONS;
```

- Package
- Architecture
- Process

```
function PARITY_FUNC(x:std_ulogic_vector)
return std_ulogic;
end P_FUNCS;

package body P_FUNCS is
function PARITY_FUNC(x:std_ulogic_vector)
return std_ulogic;
variable TMP: std_ulogic;

variable TMP: std_ulogic;

begin

TMP:='0;
for J in X'range loop
TMP:= TMP xor X(J);
end loop;
return TMP;
end PARITY_FUNC;
end P_FUNC
```

## Type Qualification



```
use work P_ARITHMETIC.all;
entity QUALIFY is port (A, B: in UNSIGNED (3 downto 0); EQU: out boolean); end QUALIFY;
                                                                         package P_ARITHMETIC is
                                                                                 subtype UNSIGNED is std_logic_vector;
type SIGNED is array (INTEGER range <>) of std_ulogic;
architecture BEH of QUALIFY is
begin
         process (A, B)
         begin
               EQL <= (A <= B);
- This is legal
EQL <= (A <= "1001");
- This is ambiguous
                EQL <= (A <= UNSIGNED("1001"));
- This is legal
end process;
end BEH;
```


page 102


### **Resolution Functions**



```
architecture CONCURRENT of MULTIPLE is
signal A, B, C, D: integer;
signal Z: RESOLVED_INTEGER;
begin
Z <= A + B;
Z <= C + D;
end CONCURRENT;
```

```
architecture SEQUENTIAL of MULTIPLE is signal Z, A, B, C, D: integer; begin process (A, B, C, D) begin Z <= A + B; Z <= C + D; end process; end SEQUENTIAL;
```





## **Resolution Function Definition**



### subtype STD\_LOGIC is RESOLVED STD\_ULOGIC;

```
function RESOLVED (S:STD_ULOGIC_VECTOR) return STD_ULOGIC is variable RESULT: STD_ULOGIC := '-'; --weakest state default begin if (S'lenght = 1) then return S(S'low); else -- Iterate through all inputs for I in S'range loop RESULT := RESOLUTION_TABLE(RESULT, S(i)); end loop; -- Return resultanty value return RESULT; -- [U X 0 1 Z -- [U X 0 X 0 Z -- [U X 0 Z -- [U X 0 X 0 Z -- [U X 0 Z -- [U X 0 X 0 Z -- [U X 0 Z
```



## **Advanced Topics**



## **Aim and Topics**

- Advanced types
- Overloading
- Definition RTL Code
- Synthesis Coding Styles

## **Advanced Types**



- Enumerated types
- Subtypes
- Composite types
  - ◆ Anays
  - ◆ Anay of array
  - **♦** Record





- VHDL allows the user to define his own type
  - ◆ "Enumerated Type"
- Types cannot be intermixed!

```
type MY_STATE is
     (RESET, IDLE, RW_CYCLE, INT_CYCLE);
...
signal STATE : MY_STATE;
signal TWO_BIT : bit_vector (0 to 1);
...
STATE <= RESET;
STATE <= "00";
STATE <= TWO_BIT; **</pre>
```

Beware!

Sythesis tools usually offer a way to map each enumeration to a bit pattern

# **Aggregates**



signal Z\_BUS: bit\_vector(3 downto 0);
signal A\_BIT, B\_BIT, C\_BIT, D\_BIT: bit;
signal BYTE: bit\_vector(7 downto 0);

BYTE 
$$<= (7 \Rightarrow '1', 5 \text{ down to } 1 \Rightarrow '1', 6 \Rightarrow B BTT, \text{ OTHERS} \Rightarrow '0');$$

**Beware!** 

Some low cost synthesis tools may not support aggregates

## Subtype declaration



Syntax: subtype subtype\_name is base\_type range range\_constraint;

#### **Example**

type WORD is array (31 downto 0) of bit;
subtype NIBBLE is WORD range 3 downto 0,
subtype BYTE is WORD range 7 downto 0,
subtype MY\_BUS is WORD range 15 downto 0,

# Array type declaration



#### Syntax:

type type\_name is array (anay\_range) of anay\_type;

#### **Example**

type WORD8 is array (1 to 8) of bit,

type WORD8 is array (integer range 1 to 8) of bit,

type BYTE is array (7 downto 0) of bit,

type WORD is array (31 downto 0) of bit,

type MEMORY is array (0 to 4095) of word;

type T\_CLOCK\_TIME is array (3 downto 0) of integer,

**Equivalent statements** 

#### **Arrays Assignments**



```
signal Z_BUS: bit_vector(3 downto 0); signal C_BUS: bit_vector(0 to 3);
```

#### **Z\_BUS** <= **C\_BUS**;

```
      Z_BUS (3)
      C_BUS (0)

      Z_BUS (2)
      C_BUS (1)

      Z_BUS (1)
      C_BUS (2)

      Z_BUS (0)
      C_BUS (3)
```

#### Beware!

- Size of arrary on left and right must be equal
- **Elements are assigned by postion, not element number**

## Slice of an Arrays



signal Z\_BUS, A\_BUS: bit\_vector(3downto 0);
signal B\_BIT: bit,
signal BYTE: bit\_vector(7downto 0);

BYTE(5 downto 2) <= A\_BUS; Z\_BUS(1 downto 0) <= '0' & B\_BIT;

**Beware!** 

The slice direction must be the same as the signal declaration





```
type MEMORY is array (0 to 7, 0 to 3) of bit, constant ROM: MEMORY := ( '0, '0, '0, '0', '1'), ('0, '0, '1', '0'), ('0, '0, '1', '1'), ('0, '1', '0, '1', '1'), ('0, '1', '1', '0'), ('0, '1', '1', '1'), ('0, '1', '1', '1'));
```

Example Reference: DATA\_BIT := ROM(5, 3);

### **Array of Arrays**



```
type WORD is array (0 to 3) of bit;
type MEMORY is array (0 to 4) of WORD;
variable ADDR, INDEX: integer;
variable DATA: WORD;
constant ROM: MEMORY:= ( ('0', '0', '0', '0'), ('0', '0', '1'), ('0', '0', '1', '1'), ('0', '0', '1', '1'), ('0', '0', '1', '1'), ('0', '1', '1', '1') );
```

DATA := ROM(addr); ROM(ADDR) (INDEX)

To access a single bit

#### **Records declaration**




```
address
                             b3 b2
                       Parity (ODD)
                                                  data nibble A
                   1' (high byte)
         DRESS: integer range 0 to 3; FA : bit_vector(3 downto 0);
end record;
     signal TX_DATA, RX_DATA: T_PACKAGE;
                             <= TX_DATA;
<= (1', '0', 2, "0101");
     TX DATA.ADDRESS <= 3;
```


Reference name record


### **Overloading**





- Re-define operators
- Different data types
- Called in context





# **Subprogram Overloading**



```
package P_SUBP is
function SINE (L: integer) return real; --1
function SINE (L: real) return real; --2
function SINE (L: std_logic_vector) return real; --3
```

```
use Work P SUBP.all;
entity OVERLOADED is
port (A_BUS : in std_ulogic_vector(3 downto 0);
    B_INT : in integer range 0 to 15;
    C_REAL: in real;
    A, B, C : out real );
end OVERLOADED;
architecture A of OVERLOADED is
begin

A <= SINE(A_BUS);
B <= SINE(B_INT):
C <= SINE(C_REAL);
Function 1
Function 2
end A;
```

Any subprogram can be overloaded





```
package P_AVERAGE is
function AVERAGE (A, B: integer) return integer;
function AVERAGE (A, B, C: integer) return integer;
function AVERAGE (A, B, C, D: integer) return integer;
end P_AVERAGE;

--3
```

```
use Work P_AVERAGE.all;

entity OVERLOADED is port (A1, B1, C1, D1 : in integer, V1, V2, V3: out integer); end OVERLOADED;

architecture ARG_OVER of OVERLOADED is begin

V1 <= AVERAGE(A1, B1, C1); Function 2
V3 <= AVERAGE(A1, B1, C1, D1); Function 3
end ARG_OVER;
```

arguments

# **Operator Overloading**



```
package P_ARITHMETIC is
function "+" (L: std_ulogic_vector, R: std_ulogic_vector) return integer,
function "+" (L: std_ulogic_vector, R: std_ulogic_vector) return std_ulogic_vector,
function "+" (L: std_ulogic_vector, R: integer) return std_ulogic_vector,
function "+" (L: integer, R: std_ulogic_vector) return std_ulogic_vector,
```

```
entity OVERLOADED is
port (A_BUS, B_BUS: in std_ulogic_vector(3 downto 0);
A_INT, B_INT: in integer range 0 to 15;
Y_BUS, Z_BUS: out std_ulogic_vector(3 downto 0);
Y_INT, Z_INT: out integer range 0 to 15);
end OVERLOADED;
  architecture A of OVERLOADED is
  begin
  end A;
```


Function 1 Function 2 Function 4






#### Clocked

# process begin wait \_\_\_\_\_ --logic end process;



#### Combinational

```
process()
begin
--logic
end process;
```







```
process (A, B, SEL)
begin
if (SEL = '1') then
Z <= A;
else
Z <= B;
end if;
end process;
```

- List all signals read
- Synthesis: complete for combinational logic





```
Library IEEE;
use IEEE.Std_Logic_1164.all;
entity INCOMP_IF is port (EN, D: in std_ulogic; Q: out std_ulogic);
architecture A of INCOMP IF is
begin
     process (EN, D)
      begin
           if (EN = '1') then Q <= D;
           end if,
end process;
end A;
```

- What is the value of Q if EN = '0'?
- What hardware should be built if this is synthesised?

\* Answer Latch!



# Rules for Synthesis of Combinational Logic

- Complete sensitivity list
- Default assignments to prevent latches

#### Sensitivity list

```
process (A, B, SEL)
begin
if (SEL = '1') then
Z <= A;
else
Z <= B;
end if;
end process;
```

```
process (EN, D)

begin

if (EN = '1') then

Q <= D;

end if;


end process;
```

What is the value of Q if EN = '0'?



# "Ideal" Design Flow

- Ideally do RTL and gate simulation in same simulator
- Historical issues
  - ◆ Library standrad
  - Slow simulation



page 124



# **Describing a Rising Clock for Synthesis**

```
process
begin
wait until CLK'event and CLK='1'
and CLK'last_value='0';
Q <= D;
end process;
```

```
process
begin
wait until CLK='1';
Q <= D;
end process;
```

```
process
begin
wait until CLK'event and CLK = '1';
Q <= D;
end process;
```

```
process (CLK)
begin
if (CLK = '1') then
Q <= D;
end if,
end process;
```

```
process (CLK)

begin

if (CLK'event and CLK = '1') then

Q <= D;


end if;
end process;
```



# **Register Inference in Synthesis**

```
Library IEEE; use IEEE.Std_logic_1164.all;
entity COUNTER is port (CLK: in std_ulogic; out integer range 0 to 15); end COUNTER;
architecture A of COUNTER is signal COUNT: integer range 0 to 15;
begin
      process (CLK)
      begin
            if CLK'event and CLK = '1' then
if (COUNT >= 9) then
                   else
                         COUNT <= COUNT + 1;
                   end if,
            end if,
      end process;
                     <= COUNT
end A;
```

Registers are infered on all signal assignments in clocked processes





# **Asynchronous Reset Registers**

```
Library EEE;
use IEEE.Std_logic_1164.all;
entity ASYNC_FLOP is port (D, CLK, RST: in std_ulogic;
              : out std_ulogic);
end ASYNC_FLOP,
architecture B of ASYNC_FLOP is
begin
    process (CLK, RST)
     begin
         if (RST = '1') then Q \le '0';
         elsif (CLK'event and CLK = '1') then
         end if.
     end process;
end B;
```

- If / Elsif structure
  - ◆ final elsif has edge
  - ◆ mo else
- Has a sensitivity list!!





```
process (CLK, RST)

begin

if (RST = '1') then

-- reset all registers

elsif (CLK' event and CLK = '1') then

-- all combination logic

end if;
end process;
```

```
process (CLK)

begin

if (CLK'event and CLK = '1') then

--all combination logic

end if,

end process;
```

- Wait form
  - ◆ No sensitivity list
- If form
  - clock and reset only in sensitivity list
- All signals assigned get a register







#### **Aim and Topics**

- Testbench configurations
- Stimulus styles
- Assertions









# Simple testbench

- ◆ Just send data to design
- ◆ No interation
- ◆ Few processes

# Sophisticated testbench

- Models environment around design
- ◆ Talks to design
- ◆ Evolves towards boards model



#### **Stimulus from Loops**

```
Library IEEE;
use IEEE.Std_logic_1164.all;
entity TESTBENCH is
end TESTBENCH;
architecture USE LOOP of TESTBENCH is
    signal A_BUS: std_ulogic_vector (7 downto 0);
begin
    process
    begin
        for I in Oto 4 loop
            A_BUS <= To_Std_ulogic( I, A_BUS' length);
            wait for 10ns;
        end loop;
    end process;
end USE_LOOP,
```



## **Stimulus from Array Constant**

```
architecture USE ARRAY of TESTBENCH is
    signal A_BUS: std_ulogic_vector (7 downto 0);
    type T_DATA is array (0 to 4) of std ulogic vector (7 downto 0); constant DATA: T_DATA := ("0000000",
begin
     process
     begin
         for I in DATA'range loop
              A BUS \leftarrow DATA(I);
              wait for 10ns;
         end loop;
    end process;
end USE ARRAY;
```





```
architecture IN_LINE of TESTBENCH is
    signal A_BUS: std_ulogic_vector(7 downto 0);
begin
    process
    begin
        A_BUS <= "0000000";
        wait for 10ns;
        A_BUS <= "0000001";
        wait for 10ns;
    -- ETC, ETC
    end process;
end IN_LINE;
```





```
Syntax:

assert condition
report string_expression
severity severity_level;
```

```
architecture BEHAVE of TESTBENCH is
    signal RESULT: bit,
begin
    process
        constant EXPECTED: bit := '1';
    begin
        assert RESULT = EXPECTED
        report "Unexperted result!"
        severity ERROR;
        wait,
    end process;
```

- Severity levels defined in package STANDARD
  - ◆ NOTE
  - **◆ WARNING**
  - ◆ ERROR (default)
  - ◆ FAILURE (usually causes simulation to halt)

Print if condition is false



### **Creating Clock and Resets**

```
signal CLK: Std_logic := '0';
constant PERIOD: fime := 50 ns;

CLK <= not CLK after PERIOD/2;


RESET <= '1', '0' after 3* PERIOD;

constant INITIAL CLOCK: std_logic := '1'
```

```
constant INITIAL_CLOCK: std_logic:='1';
constant MAX_CYCLES: integer:=1000;
constant SIM_END_TIME: time:= PERIOD * MAX_CYCLES;
process
begin
        while NOW <= SIM_END_TIME loop
CLK <= INITIAL_CLOCK;
wait for PERIOD/2
CLK <= not INITIAL_CLOCK;
wait for PERIOD/2,
         end loop,
                report "Simulation is Over!"; severity FAILURE;
end process;
```

#### Stimulus from a File





- E.g. image data
- Created by another program/tool




### Reading from a File

```
use Std.TextIO.all;
architecture READFILE of TESTBENCH is
     signal A_INT, B_INT: integer;
begin
     process
     variable L : line;
                                                         - - stroes a complete line from file
    variable INT: integer;
file TEXT_FILE: text is in "stimulus.vec";
                                                         - - reference to specific file
     begin
          while not endfile(TEXT_FILE) loop readline(TEXT_FILE, L);
                                                        - read a complete line into VECTOR- read the first integer into INT
               read(L, INT);
                       INT <= INT;
                                                         -- read the second integer into INT
               read(L, INT);
                    B INT <= INT;
               wait for 10ns;
          end loop;
                                                        stimulus.vec
     end process,
end READFILE;
```

#### **TextIO Capabilities**






- Able to read/write
  - bit, bit\_vector
  - ◆ boolean
  - character, string
  - ◆ integer, real
  - ♦ time
- Procedures used for file IO:
  - **◆** read(...)
  - ◆ readline(...)
  - **◆** write(...)
  - ◆ writeline(...)
- Reference
  - ◆ LRM section 14.3

#### **TextIO Advantages**





- Stimulus easy changing
- Less analysis/compile time

*page* 139





```
procedure MEM_WRITE (DATA: in T_DATA; ADDR: in T_ADDR) is begin

-- Memory write procedure
end MEM_WRITE:
procedure MEM_READ (DATA: out T_DATA; ADDR: in T_ADDR) is begin

-- Memory write procedure
end MEM_READ;

procedure MEM_INIT() is
```

begin

end MEM INTI

- Testbench is behavioural
- Gets large quickly
- Use software style structure
  - ◆ Function and procedures


```
procedure MEM_TEST() is
variable VALUE_READ: T_DATA;
begin

MEM_INIT();
MEM_READ (VALUE_READ, "01");
if VALUE_READ/= "0100" then

end MEM_TEST;
```


# **Output from Simulation**








#### **Output from Simulation**



page142


### Visualised Output





## **Results for Comparion**






- Compare results for different simulations
- Essential for large designs
  - ◆ Studying waveforms very tedious!
- If comparing gbetween abstraction levels
  - ◆ (Behavioural/RTL, RTL/Gates)
  - ◆ Output sequence of data values
  - ◆ Time independent

### **Results for Analysis**






- When simulation goes wrong
- More detail than results for comparison
- Do not mix results for comparison with results for analysis

## **Manufacturing Test Vectors**





- May use simulation output for part/all of manufacturing test
- Strobe values when they will be stable in gate level design






### **Aim and Topics**

- Combinational circuit Synthesis
  - ◆ Multiplexer
  - ◆ Encoder & Decoder
  - **◆** Tri-State buffer
  - **◆** Bidirection buffer
  - ◆ Arithmetic Logic Unit (ALU)
  - **◆ Finite State Machine**
- Sequential circuit Synthesis
  - ◆ D-Latch
  - **◆** Asynchonous Reset Flip-Flop
  - ◆ Synchonous Reset Flip-Flop


# **Basic Design Methodology**
















```
Library IEEE; use IEEE.Std_logic_1164.all;
port(A, B, C, D: in std_ulogic_vector(3downto 0);
SEL: in std_ulogic_vector(1 downto 0);
O: out std_ulogic_vector(3downto 0);
end MUX_4_1;
 architecture B of MUX_4_1 is
 begin
         process(A, B, C, D, SEL)
         begin
                 if (SEL = "QO") then
                                    '01") then
                 elsif (SEL = "10") then
                 else
                         Q \leq D;
end if,
end process;
end B;
                 end if.
```





### 8 to 3 Encoder

```
library IFFE; use IEEE.Std_Logic_1164.all;
                                                                             a(7:0)
entity ENCODE_8_3 is port(A:in std_ulogic_vector(7 downto 0); 0:out std_ulogic_vector(2 downto 0); end ENCODE_8_3;
                                                                                                      AND484
                                                                                               <u>__12</u>(
architecture BEHAVE of ENCODE_8_3 is
                                                                                                      AND484
begin
Pl: process(A)
  begin
    case A is
                                                                                                      AND484
                                                                  "000" when A = "00000001" else
                                                                  "011" when A = "00001
       when others
    end case;
end process P1;
end BEHAVE;
                                                                  "110" when A = "01000000" else
                                                                  "111" when A = "10000000" else
```





```
use IEEE.Std_Logic_1164.all;
entity DECODE_8_3 is port(A:in std_ulogic_vector(2 downto 0); 0:out std_ulogic_vector(7 downto 0); end DECODE_8_3;
architecture BEHAVE of DECODE_8_3 is
begin
PI: process(A)
  begin
     case A is
       when
       when
       when
       when others \Rightarrow Q \leq "100000
     end case;
```


```
a(2:0)
```





```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity TRI_STATE is

port(A: in std_ulogic_vector(7 downto 0);
EN: in std_ulogic;
       Q: out std_ulogic_vector(7 downto 0);
end TRI_STATE;
architecture RTL of TRI_STATE is
begin
      process(A, EN)
      begin
            if (EN = '1') then
                  0 \le A:
            else
                  Q <= "ZZZZZZZZ";
            end if.
      end process;
end RTL;
```







```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity BDIR is
port (INP: in std_logic_vector(7 downto 0);
     EN: in std_logic;
     INOUTP. inout std_logic_vector(7 downto 0)
end BIDIR;
architecture RTL of BIDIR is
begin
 INOUTP<= INP when EN = '1' else
        "ZZZZZZZ";
end RTL;
```





## 4-Bit Arithmetic Logic Unit (ALU)

```
\begin{array}{c} A & & \\ B & & \\ O & <= A \text{ and } B \\ O & <= A \text{ or } B \\ O & <= A \text{ xor } B \\ CIN & & \\ \end{array} \qquad \begin{array}{c} COUT \\ COUT \\ COUT \\ \end{array}
```

```
Library IEEE;
Use IEEE.Std_logic_1164.all;


entity ALU4BIT is
    port(A, B: in std_logic_vector(3 downto 0);
        MODE: in std_logic_vector(1 downto 0);
        CIN: in std_logic;
        out std_logic_vector(3 downto 0);
        coursed_logic_vector(3 downto 0);
    end ALU4BIT;

architecture BEHAVE of ALU4BIT is

constant MODE_AND: std_logic_vector(1 downto 0):="00";
    constant MODE_OR: std_logic_vector(1 downto 0):="01";
    constant MODE_XOR: std_logic_vector(1 downto 0):="10";
    constant MODE_XOR: std_logic_vector(1 downto 0):="11";
    constant MODE_ADD: std_logic_vector(1 downto 0):="11";
```


```
begin
        process(A, B, CIN, MODE)
        variable VSUM std_logic_vector(3 downto 0); variable CY: std_logic;
        begin
                case MODE is
                        when \
                        when
                         when Others =
                            to 3 loop
(I) xor B(I) xor CY;
(I) = (A(I) xor B(I)) xor CY;
                         := (A(I) \text{ and } B(I)) \text{ or } (CY \text{ and } (A(I) \text{ or } B(I)));
                end case:
end BEHAVE:
```







### **Finite State Machine**



VHDL Application Workshop




### Finite State Machine: Example

```
library IEEE; use IEEE.Std_Logic_1164.all;
entity SIA
           N1. CLŐCK, RESET: in std_logic;
UT1: out std_logic_vector(1 downto 0);
architecture STATE_EX_A of STATE_EX is
signal CUR_STATE: std_logic_vector(1 downto 0; signal NEXT_STATE: std_logic_vector(1 downto 0);
begin
  process(CLOCK, RESET)
            OCK = '1' and CLOCK'event) then
      else
             CUR_STATE <= NEXT_STATE;
      end if.
    end if.
  end process;
```

```
process (IN1, CUR_STATE)
 begin
         else
    when
                         IE <= CUR STATE;
         else
             OUTI <= "10";
    when 10 =
    when "11"
    when Others => null.
   end case:
 end process
```





### **D-Latchs**



```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity LATCH_4BIT is port(D:in std_logic_vector(3downto 0); EN:in std_logic; O:out std_logic_vector(3downto 0); end LATCH_4BIT;
architecture BEHAVE of LATCH_4BIT is
begin
   P1: process(D, EN)
   begin
               if (EN = '1') then
  end if, end process PI;
                             B1: block (\overline{EN} = 1)
end BEHAVE;
                             begin
                                     Q \le guarded D;
```


end block;

```
Synthesized Circuit
      LD10
      ix13
      LD10
      LD10
      LD10
```



### **Asynchronous Reset Flip-Flop**

```
Library EEE;
use IEEE.Std_logic_1164.all;
entity ASYNC_FLOP is port (D, CLK, RST: in std_ulogic; Q_____: out std_ulogic);
end ASYNC_FLOP.
 architecture B of ASYNC_FLOP is
 begin
      process (CLK, RST)
      begin
             if (RST = '1') then
             elsif (CLK'event and CLK = '1') then
             end if.
      end process;
 end B;
```






# **Synchronous Reset Flip-Flop**

```
Library EEE;
use IEEE.Std_logic_1164.all;
entity SYNC_FLOP is
                                                                   Synthesized Circuit
port (D, CLK, RST: in std_ulogic;
Q : out std_ulogic);
end SYNC_FLOP.
                                                                     ix48_ix43
                                                                     AND2B1
architecture B of SYNC_FLOP is
                                                                                   , CE
                                                                                            FDCE
begin
                                                     clock
     process
     begin
                                                                                    CLR
           wait until (CLK'event and CLK = '1');
           if (RST = '1') then
                else
                      Q \leq D;
                end if.
     end process;
end B;
```









Carry-look-ahead circuits are faster but larger than ripple-carry circuits

### **Synthesized Circuit**

Ripple-carry Adder



Carry-look-ahead Adder





*page* 164

# **CASE** style systhesis problem?

VHDL Application Workshop

```
case b is
                                                                                 when "01"
library ieee:
                                                                                                  => out1 <=
use ieee.std_logic_1164.all;
                                                                                 when "10"
entity case_latch is
port (inl, in2: in std_logic;
out1, out2: out std_logic);
end case_latch;
                                                                                 when others => out1
                                                                              end case:
architecture case_latch_a of case_latch is signal b: std_logic_vector (1 downto 0); begin
     process (b)
     begin Case b, is
              when "01"
                               => out1 <= '0:
              when "10"
                                                       inf
                                                                                                                                      tell_out2_gnd
                                                                              OR2B1
              when others => out1 <= '
                                                                                                                         talloul 2_tation
                                                                                                    nx35Lexmotr
        end case;
                                                                              ix67_ix2
    end process;
                                                                                                      ix87_ix67
                                                                                                                          BAM16x1
b<= in1 & in2;
end case_latch_a;
                                                                              AND2B1
                                                                                                        OR2
                                                                              AND2B1
```

Latch








### **SYSTHESIS SOLUTIONS**

### **ALARM CLOCK**





#### Cell: ALARM\_CLOCK View. STRUC Library: work

Total accumulated area: Number of CLB Flip Flops:

umber of FG Function Generators : umber of H Function Generators : umber of Packed CLBs :

Number of instances : Number of references to this view :

References Cell Library

function Generators Function Generators

**Function Generators** nction Generators function Generators

**Total Area** 



# Systhesis report

Device Utilization for 4013ePQ160

Resource

**Used Avail Utilization** 

FG Function Generators H Function Generators CLB Flip Flops


**Clock Frequency Report** 

Clock

: Frequency : 18.2 MHz

### **DECODER**






VHDL Application Workshop


# ALARM\_CONTROL





# KEYPAD\_BUFFER






VHDL Application Workshop

## ALARM\_COUNTER






VHDL Application Workshop

# ALARM\_REGISTER






VHDL Application Workshop


# **DISPLAY\_DRIVER2**






VHDL Application Workshop

#### Workshop: Design DIGITAL CLOCK Module



VHDL Application Workshop 2

#### Workshop 1: Writing your first VHDL




รูปที่ 1 แสดงโครงสร้างวงจรนาฬิกาดิจิตอล

#### จุดประสงค์

- ศึกษาและทดลองการเขียน VHDL อย่างง่ายและการใช้โปรแกรม ModelSim ในการซิมมูลเลชั่น
- ศึกษาการสร้างวงจร combination อย่างง่ายๆ

#### ขั้นตอน

ออกแบบวงจร Multiplexer เพื่อใช้ในการเลือกข้อมูลที่จะแสดงผลที่ 7 segment ว่าจะให้เป็นเวลาปัจจุบัน
 (CURRENT\_TIME) หรือ เวลาในการตั้งปลุก (ALARM\_TIME) โดยเขียน VHDL code เพื่ออธิบายวงจรดังรูปที่ 2



รูปที่ 2 โครงสร้าง Multiplexer

2. โดยตั้งชื่อไฟล์ดังนี้ <u>DISMUX.VHD</u> โดยกำหนดให้ใช้ type ของ Input และ output เป็น **std\_ulogic** และ **std\_ulogic\_vector** ซึ่งเป็น type ที่อยู่ใน Library IEEE.Std\_Logic\_1164 โดยการเรียกใช้จะต้องประกาศ Library ดังนี้

Library IEEE; use IEEE.Std\_Logic\_1164.all;

โดยกำหนดให้ตั้งชื่อ Design Unit ต่างๆ ดังนี้


Entity: DISPLAY\_MUX

Architecture: RTL

Coding Style: ใช้คำสั่ง Process และ If / then / else ในการสร้าง


Function:

- ALARM\_TIME , DISPLAY\_TIME และ CURRENT\_TIME มีขนาด 4 bit
- SHOW\_A มีขนาดข้อมูล 1 bit
- DISPLAY\_TIME จะมีข้อมูลเท่ากับ ALARM\_TIME เมื่อ SHOW\_A = '1'
- DISPLAY\_TIME จะมีข้อมูลเท่ากับ CURRENT\_TIME เมื่อ SHOW\_A= '0'
- 3. ทำความเข้าใจ Test bench file ชื่อ <u>T DISMUX.VHD</u>
- 4. ทำการ Compile และ simulate Design ที่ออกแบบโดยใช้โปรแกรม ModelSim ดังมีขั้นตอนต่างๆ ดังนี้
  - 4.1 เปิดโปรแกรม ModelSim




รูปที่ 3 หน้าต่างหลักของโปรแกรม ModelSim


4.2 กำหนด Directory ที่จะใช้งาน โดยเลือก File → Change Directory แล้วเลือก Directory ที่ใช้งานโดย มักจะเป็น Directory ที่มี VHDL file ที่ต้องการทำการ Compile และ Simulate



รูปที่ 4 การกำหนด Directory ที่ต้องการใช้งาน




รูปที่ 5 หน้าต่างแสดง Directory ที่ต้องการทำงาน




รูปที่ 6 เมื่อกำหนด Directory ที่ต้องการทำงานเรียบร้อยแล้ว

4.3 หากเป็นการเข้ามาใช้งาน Directory นี้ครั้งแรกต้องทำการสร้าง WORK library ก่อนโดยเลือก
Library → Create a New Library จากนั้นให้ใส่คำว่า WORK ลงไป




รูปที่ 7 การสร้าง Library ใหม่



รูปที่ 8 หน้าต่างกำหนดรูปแบบของ Library ที่ต้องการสร้าง




รูปที่ 9 การสร้าง Library ใหม่ที่ชื่อว่า work




รูปที่ 10 หลังจากสร้าง Library ใหม่ที่ชื่อว่า work เรียบร้อยแล้ว

4.4 ทำการคอมไพล์ไฟล์โดยเลือกจาก File → Compile




**รูปที่ 11** การคอมไพล์




**รูปที่** 12 หน้าต่างสำหรับเลือกไฟล์ที่ต้องการคอมไพล์

4.5 คอมไพล์ไฟล์ที่ชื่อว่า DISMUX.VHD ซึ่งเป็นไฟล์ข้อมูลที่ออกแบบไว้




รูปที่ 13 การคอมไพล์ DISMUX.VHD

4.6 คอมไพล์ไฟล์ T\_DISMUX.VHD เป็น Test bench ไฟล์ทำหน้าที่สร้างสัญญาณป้อนให้กับ DISMUX.VHD เพื่อทดสอบการทำงาน




รูปที่ 14 การคอมไพล์ T\_DISMUX.VHD




**รูปที่ 15** ผลการคอมไพล์ไฟล์ทั้ง 2

4.7 ทำ Simulation โดยคริกที่ File → Load New Design



รูปที่ 16 การ Load New Design เพื่อใช้ในการ Simulate

## 4.8 Load **tb\_display\_mux** เพื่อใช้ในการ Simulate




รูปที่ 17 การโหลด tb\_display\_mux




รูปที่ 18 ผลการ Load tb\_display\_mux

4.9 เปิดหน้าต่าง wave เพื่อดู Waveform ของสัญญาณภายในของวงจรที่ออกแบบ




**รูปที่ 19** การเปิดหน้าต่าง wave




**รูปที่ 20** หน้าต่าง wave

4.10 การเปิดหน้าต่าง Signal เพื่อทำการ Add signal ที่ต้องการดู Waveform ลงในหน้าต่าง Wave




**รูปที่ 21** การเปิดหน้าต่าง Signal




**รูปที่ 22** หน้าต่าง Signal

4.11 เลือก View → Wave → Signals in Design เพื่อแสดงสัญญาณในการจำลองการทำงาน




รูปที่ 23 การแสดงสัญญาณในการจำลองการทำงาน




รูปที่ 24 หน้าต่าง Wave เมื่อกำหนดให้มีการแสดงสัญญาณในการจำลองการทำงาน

4.12 เลือก Run → Run 100 ns เพื่อสังเกตผลการทำงาน แล้ว แก้ไข VHDL code หากพบข้อผิดพลาด




รูปที่ 25 การเลือก Run เพื่อตรวจสอบการทำงาน



**รูปที่ 26** หน้าต่างแสดงผลการ Run

Workshop 2: Adding the Alarm Signal




# จุดประสงค์

เพื่อสร้างสัญญาณในการนำไปกระตุ้นวงจรส่งเสียงปลุกเมื่อถึงเวลาที่กำหนดไว้

## ขั้นตอน

1. นำไฟล์ <u>DISMUX.VHD</u> ที่สร้างใน Lab 1 มาแก้ไข เพิ่ม output port ชื่อ SOUND\_ALARM ขนาด 1 bit โดยจะ มีค่าเท่ากับ '1' เมื่อ ALARM\_TIME มีค่าเท่ากับ CURRENT\_TIME และมีค่าเท่ากับ '0' เมื่อข้อมูลของ ALARM\_TIME และ CURRENT\_TIME ทั้ง 2 สัญญาณไม่เท่ากัน



โดยกำหนดให้ตั้งชื่อ Design Units ต่างๆ ดังนี้

Entity: DISPLAY\_MUX

Architecture: RTL


Data types: std\_ulogic, std\_ulogic\_vector

File names: DISMUX.VHD

Testbench: T\_DISMUX.VHD มาแก้ไขปรับปรุงใหม่

แล้วทำการ compile และ simulate ใหม่ โดยใช้โปรแกรม ModelSim

Workshop 3 : Adding a 7 Segment Display Driver




# จุดประสงค์

- เพื่อสร้างวงจรที่ทำหน้าที่เป็น 7 segment driver
- เพื่อทดลองเรียกใช้งาน package design unit

### ขั้นตจน

1. ให้ copy ไฟล์ DISMUX.VHD เป็น <u>DDRVBIT.VHD</u> แล้วแก้ไขให้สามารถขับ 7 segment ได้ และ copy ไฟล์ T DISMUX.VHD เป็น T DDRVBIT.VHD เพื่อใช้เป็น testbench file ของ Design ต่อไป

2. ทำแก้ไข design ซึ่งจะมีฟังก์ชั่นพื้นฐานคล้ายๆ กับ DISPLAY\_MUX แต่มี output เป็น 7 บิต(std\_ulogic\_vector) สำหรับนำไป drive ตัว 7 segment ดังรูปที่



โดยกำหนดให้ตั้งชื่อ Design Unit ต่างๆ ดังนี้

Enitity: DISPLAY\_DRIVER

Architecture: RTL

Fuctionality:

- SOUND\_ALARM = '1' เมื่อ ALARM\_TIME = CURRENT\_TIME

- DISPLAY เป็นสัญญาณ 7 bit ใช้ขับ 7 segment ให้แสดงผลเป็นตัวเลข integer ของค่า ALARM\_TIME เมื่อ SHOW\_A = '1' หรือ แสดง CURRENT\_TIME เมื่อ SHOW\_A='0'

Data type: std\_ulogic, std\_ulogic\_vector

Coding Style: สร้าง process แยกออกมาอีกหนึ่ง process สำหรับใช้ assign ค่าของ 7 segment โดย

ใช้คำสั่ง CASE และใช้ค่า constant จากเพกเกจ P ALARM ในการ Assign ค่า

Testbench : entity ของ testbech ใช้ชื่อว่า TB\_DISPLAY\_DRIVER


Package: ให้ใช้ package ที่ชื่อ P\_ALARM ซึ่งเขียนอยู่ในไฟล์ที่ชื่อ P\_ADIG.VHD โดยลองอ่านทำความเข้าใจ ก่อนว่า package อันนี้มีหน้าที่ทำอะไรบ้าง การเรียกใช้ package อย่าลืมกำหนดไว้ที่ต้นๆ ไฟล์ก่อนโดยใช้คำสั่ง use

use work.P\_ALARM.all;

จากคำสั่งนี้บอกให้รู้ว่า Package นี้อยู่ใน Library ชื่อว่า work ดังนั้นก่อนที่จะ compile ไฟล์ DDRVBIT.VHD จะต้องทำการ compile ไฟล์ P\_ADIG.VHD เสียก่อน

3. ทำการ compile (อย่าลืม compile ไฟล์ P\_ADIG.VHD ก่อน) แล้ว simulate ทดลองปรับเปลี่ยน testbench เพื่อหาข้อผิดพลาดและแก้ไขจนได้ design ที่ถูกต้อง

Workshop 4 : The Alarm Register




# จุดประสงค์

- เพื่อสร้าง Alarm Register สำหรับเก็บค่าเวลาที่ตั้งไว้สำหรับปลุก
- ศึกษารูปแบบการสร้าง Register หรือ Flip Flop

### ขั้นตอน

1. สร้าง design ส่วนใหม่ขึ้นมาให้มีลักษณะดังรูป ซึ่งก็คือ Multiplexer ที่มี D Flip Flop ก่อนส่งออก output และมี feedback กลับมาที่ input ของ Multiplexer อีกครั้ง



จะเห็นว่า output (ALARM\_TIME) ของส่วนนี้ก็คือสัญญาณ input ของส่วนที่ design ไว้ใน Lab ที่ผ่านๆ มา โดย กำหนดให้ตั้งชื่อ Design Unit ต่างๆ ดังนี้

#### • Function:

- LOAD\_NEW\_A = '1' register จะเก็บค่า NEW\_ALARM\_TIME
- LOAD\_NEW\_A = '0' register ไม่เปลี่ยนแปลงค่า
- DATA type :
  - ALARM\_TIME และ NEW\_ALARM\_TIME ใช้ integer range 0 to 9 ที่เหลือใช้ std\_ulogic
- File name : Entity(arch):
  - AREG.VHD ALARM\_REG ( RTL )
  - TB\_AREG.VHD -TB\_ALARM\_REG ( TEST )
- Coding Style :
  - ใช้ process และ if statement ในการสร้าง register
  - register มีการ reset เป็นแบบ Asynchronous reset (Active.High)

## <u>ข้อแนะนำ</u>

การสร้างสัญญาณ clock ในการเขียน testbench

```
      architecture
      ......;


      signal
      clk
      : std_ulogic
      := '0';

      begin
      .......

      ......
      clk
      <= not clk after .... ns;</td>

      .......
      end;
```

### Workshop 5: A COUNTER




# จุดประสงค์

- เพื่อสร้าง counter เป็นตัวเพิ่มค่าเวลาตามจังหวะสัญญาณ clock ที่เข้ามา
- ทดลองสร้าง combination ร่วมกับ register โดยใช้ process เพียง process เดียว

### ขั้นตอน

1. สร้าง design ใหม่ขึ้นมาโดยมีลักษณะวงจรดังรูปโดยใช้ process เพียง process เดียว



- Function:
  - ถ้า LOAD\_NEW\_C = '1' แล้ว register จะเก็บเอาค่า NEW\_CURRENT\_TIME
  - ถ้า LOAD\_NEW\_C = '0' แล้วค่าใน register จะเพิ่มทีละ 1 ตามจังหวะสัญญาณCLK
- Data\_type:
  - CURRENT\_TIME , NEW\_CURRENT\_TIME ใช้ integer range 0 to 9
  - สัญญาณที่เหลือใช้ std\_ulogic

- TB\_COUNT.VHD

- ◆ File name: Entity ( arch ):- COUNT.VHD COUNTER ( RTL )
- Coding Style: ใช้ process และ if / then / else ในการสร้าง register และใช้ statement และ variable ที่จำเป็นในการสร้าง incrementer กับ multiplexer ไว้ภายใน process เดียว กัน ดังรูปแบบต่อไปนี้

- TB\_COUNTER ( TEST )

```
If rising clock then

If need to load a new value load it

Load it;

else

......

Increment the existine value;

end if;

end if;
```

จาก block diagram จะเห็นว่าที่ output port ( CURRENT\_TIME ) มีการป้อนกลับเข้ามาใช้อีก ในภาษา VHDL นั้น port ที่กำหนดเป็นประเภท OUT จะไม่สามารถอ่านเข้ามาใช้ได้ หากต้องการให้ Output Port สามารถอ่าน กลับมาได้ต้องกำหนดเป็น BUFFER


เช่น CURRENT\_TIME : buffer integer range 0 to 9 ;

แทนที่ CURRENT\_TIME : out integer range 0 to 9 ;

แต่อย่างไรก็ตามการกำหนด port ประเภทนี้ **จะมีปัญหากับ output port อื่นๆ ที่อยู่ใน Heirachy ที่สูงขึ้นไป** และต่อกับ port ตัวนี้จะต้องมีประเภท port เป็น buffer เหมือนกัน

\*\*วิธีที่เหมาะสม ในการจอกแบบในลักษณะนี้ควรกำหนดสัญญาณที่**ไดนกลับ**เป็นสัญญาณภายในก่อนแล้วจึง

\*\*<u>ว**ิธีที่เหมาะสม**</u>ในการออกแบบในลักษณะนี้ควรกำหนดสัญญาณที่<u>ป**้อนกลับ**เป็นสัญญาณภายในก่อนแล้วจึง</u> ต่อสัญญาณอันนี้เข้ากับ output port อีกที่ดังนี้



architecure RTL of .....

signal I\_CURRENT\_TIME : integer range 0 to 9;

. . . . . . . .

begin


```
process....;
begin
-- สร้างฟังก์ชันการทำงานโดยใช้สัญญาณ I_CURRENT_TIME
end process;
```

. . . . . . . .

- - สร้าง cuncurrent assignment ( จะเห็นได้ว่าอยู่นอก process ) CURRENT\_TIME <= I\_CURRENT\_TIME;

end RTL;

Workshop 6: <u>Using Integers and Subtypes</u>



การทดลองนี้จะกลับมาที่ Display Driver อีกครั้งเพื่อที่จะเปลี่ยนประเภทของ port คือ CURRENT\_TIME, ALARM\_TIME และ DISPLAY ให้เป็นแบบ integer


# จุดประสงค์

• เพื่อทดลองใช้ subtype ในการกำหนดประเภทสัญญาณ โดยเปลี่ยนประเภทสัญญาณ CURRENT\_TIME และ ALARM\_TIME ซึ่งเป็นแบบ std\_ulogic\_vector มาเป็นแบบ integer

### ขั้นตอน

นำเอา DISPLAY\_DRIVER มาแก้ไขประเภทของ CURRENT\_TIME, ALARM\_TIME และ DISPLAY ให้เป็น ประเภท integer โดยใช้ subtype ชื่อ T\_CLOCK\_TIME และ T\_DISPLAY ซึ่งอยู่ในเพกเกจ P\_ALARM (จากไฟล์ P\_ADIG.VHD) โดย function การทำงานทั้งหมดยังคงเหมือนเดิมทุกประการ

- 1) เปิดไฟล์ P\_ADIG.VHD สังเกตุการใช้คำสั่ง subtype
- 2) น้ำเอา DISPLAY\_DRIVER {DDRVBIT.VHD} มาแก้ไขประเภทของสัญญาณ
  - CURRENT\_TIME, ALARM\_TIME ใช้ประเภทสัญญาณเป็น T CLOCK\_TIME
  - DISPLAY ใช้ประเภทสัญญาณเป็น T DISPLAY
- 3) แล้ว save เป็นไฟล์ใหม่ชื่อ DDRVINT.VHD
- 4) ทดลอง compile และ simulate



function: ยังเหมือนเดิมทุกประการ

File names: copy ไฟล์เดิมจาก Lab3 ทั้งตัว design และ testbench แล้วเปลี่ยนชื่อเป็น

DDRVBIT.VHD 

DDRVINT.VHD

T\_DDRVBIT.VHD  $\rightarrow$  T\_DDRVIT.VHD

Design Unit Names: ยังคงเหมือนเดิมทั้งส่วน design และ testbench

Package: ใช้เพกเกจ P\_ALARM จากไฟล์ P\_ADIG.VHD


### ใน Testbench สามารถเรียกดการแสดงผลของ 7 Segment

ได้โดยใช้ Procedure ที่สร้างอยู่บนเพกเกจ P\_DISPLAY (อยูในไฟล์ P\_DISDIG.VHD) เป็นการจำลองรูป แบบการแสดงผลของ 7 segment โดยเขียนออกมาเป็น text file โดยใช้คำสั่งประเภท File Declaration ก่อนเรียกใช้ งาน procedure นี้ต้องเรียกใช้ package ที่ชื่อ P\_DISPLAY เสียก่อน (โดยคำสั่ง use work .P\_DISPLAY.all; ) แล้วเรียกใช้โดยใช้ concurrent statement ดังนี้ลงท้าย testbench

DISPLAY\_DIGIT(DISPLAY) ;

เมื่อทำการ simulation แล้วสามารถดูผลการแสดงผลได้ที่ display\_digit.txt

Lab 7: Using an Array of Integers



## จุดประสงค์


- สร้าง DISPLAY\_DRIVER สำหรับขับ 7 segment จำนวน 4 หลัก
- ทดลองออกแบบโดยใช้สัญญาณประเภท Array

### ขั้นตอน

จาก lab ที่ผ่านมาเรามี **DISPLAY\_DRIVER** สำหรับ 7 segment เพียงหลักเดียว ต่อไปเราจะทำการออก แบบใหม่ให้สามารถแสดงผลได้ 4 หลัก (ชั่วโมง 2 หลัก, นาที 2 หลัก) โดยใช้สัญญาณประเภท **Array** โดยกำหนดให้มี 4 element แต่ละ element มีประเภทสัญญาณเป็น integer range 0 to 9 (สำหรับ ALARM\_TIME, CURRENT\_TIME) และ std\_ulogic\_vector(6 downto 0) (สำหรับ DISPLAY)

ประเภทของ signal ประกาศไว้ในเพกเกจ P\_ALARM (อยู่ในไฟล์ P\_ACLK.VHD) ดังนี้

type T\_CLOCK\_TIME is array (3 downto 0) of integer range 0 to 9; type T\_DISPLAY is array (3 downto 0) of std\_ulogic\_vector(6 downto 0);



### Functionality:

- SOUND\_ALARM = '1' เมื่อ ALARM\_TIME = CURRENT\_TIME
- สัญญาณ DISPLAY เป็นกลุ่มข้อมูล 4 กลุ่ม กลุ่มละ 7 bit สำหรับ 7segment จำนวน 4ตัวในการแสดงผลเวลา โดยจะทำการแสดงค่า

- ALARM\_TIME และ CURRENT\_TIME เป็นกลุ่มข้อมูลประเภท integerจำนวน 4 กลุ่ม แต่ละกลุ่มแทนค่าเวลาแต่ละหลัก

#### • File names :

ทำการ copy ไฟล์ DDRVINT.VHD → DDRVARRY.VHD
และ copy ไฟล์ T DDRVIT.VHD → T DDRVAY.VHD

### Data type :

- DISPLAY เป็น Array มี 4 element array แต่ละ array เป็นสัญญาณ 7 bit
- ALARM\_TIME , CURRENT\_TIME มี 4 element แต่ละ element สัญญาณเป็น ประเภท integer

#### • Package:

P\_ALARM {**P\_ACLK.VHD**} สามารถเรียก package นี้มาใช้ได้เลย

### • Design Unit Names :

- ใช้ชื่อ Entity และ Architecture เดิม คือ DISPLAY\_DRIVER (RTL)

#### • Testbench:

ใช้ชื่อ Entity และ Architecture เดิม คือ TB\_DISPLAY\_DRIVER( TEST ) อาจต้องมีการ ปรับปรุง ดัดแปลงการป้อนสัญญาณอินพุทเพื่อให้สอดคล้องกับประเภทสัญญาณของ DISPLAY DRIVER ที่เปลี่ยนไป

### • Seven Segment Display :

สามารถดูการแสดงผลของ 7 segment ได้โดยใช้ Procedure ที่สร้างอยู่บนไฟล์ P\_DISCLK.VHD เป็นการจำลองรูปแบบการแสดงผลของ 7 segment โดยเขียนออกมาเป็น *text file* โดยใช้คำสั่งประเภท File Declaration (ดูที่บรรทัดที่ 48 ของ P\_DISCLK.VHD)


ก่อนเรียกใช้งาน procedure นี้ต้องเรียกใช้ package ที่ชื่อ P\_DISPLAY เสียก่อน (โดยคำ สั่ง **use** work .P\_DISPLAY.all;) แล้วเรียกใช้โดยใช้ concurrent statement ดังนี้ลงท้าย testbench

DISPLAY\_CLOCK (DISPLAY);

เมื่อทำการ simulation แล้วสามารถดูผลการแสดงผลได้ที่ display clock.txt

ทำเช่นเดียวกันนี้กับ ALARM\_REGISTER โดยเปลี่ยนประเภทของพอร์ต **NEW\_ALARM\_TIME** และ **ALARM\_TIME** ให้เป็น **Array** ของ **integer** โดยใช้ type จากแพกเกจเดียวกัน โดยยังคงชื่อ entity, architecture และ ชื่อไฟล์ไว้เช่นเดิม

Lab 8 : The full Counting Mechanism for the Alarm Clock




# จุดประสงค์

สร้าง counter ให้ครบทั้ง 4 หลัก ( ชั่วโมง 2 หลัก, นาที 2 หลัก)

### ขั้นตอน

ทำการสร้าง counter ให้ครบทั้ง 4 หลักโดยนำเอา COUNTER ที่ออกแบบไว้แล้วใน lab 5 มาทำการดัดแปลง ใหม่ โดยให้ CURRENT\_TIME และ NEW\_CURRENT\_TIME เป็นข้อมูลแบบ Array ของ integer เหมือนกับที่ทำใน lab7



- Functionality : เหมือนเดิม
  - ถ้า LOAD\_NEW\_C = '1' แล้ว register จะเก็บค่า NEW\_CURRENT\_TIME
  - ถ้า LOAD\_NEW\_C= '0' แล้ว register จะเพิ่มค่าทีละ 1 ตามจังหวะ CLK
- Data type :
  - CURRENT\_TIME และ NEW\_CURRENT\_TIME เป็นประเภท T\_CLOCK\_TIME ซึ่ง ประกาศไว้ในแพกเกจ P\_ALARM (ไฟล์ชื่อ **P\_ACLK.VHD** )
  - อื่นๆ กำหนดเป็นประเภท std\_ulogic
- File name : Entity ( Arch ) :
  - ACOUNT.VHD ALARM\_COUNTER ( RTL )
  - TB\_ACNT.VHD TB\_ALARM\_COUNTER ( TEST )
- Package :
  - ใช้แพกเกจ P\_ALARM จากไฟล์ P\_ACLK.VHD ก่อนใช้อย่าลืมดูรายละเอียดข้างในก่อน
- Coding Style :
  - ภายใน process ใช้ variable ในการแทนค่าของแต่ละหลักของเวลา ก่อนแล้วจึง assign ให้ กับ output port (CURRENT\_TIME) ที่หลัง ยกตัวอย่าง


```
architecture RTL of ALARM_COUNTER is
signal I_CURRENT_TIME : T_CLOCK_TIME;
begin
.......
process(CLK, RESET)
variable MS_MIN, LS_MIN, MS_HOUR, LS_HOUR : integer range 0 to 9;
begin
--- { ใช้ variable ในการสร้างฟังก์ชั่นการทำงาน }
.......
end process;
.......
end RTL ;
```

ใช้ constants ที่กำหนดไว้ใน P\_ACLK.VHD ในการอ้างอิงข้อมูลแบบ Array ของ CURRENT\_TIME แต่ละหลักเช่น

```
CURRENT_TIME(MS_HOUR_POSITION) <= .....;

CURRENT_TIME(MS_MIN_POSITION) <= .....;
```

Lab 9: Keypad Decoder & Keypad Buffer



## จุดประสงค์

ศึกษาการทำงานและหน้าที่ของ KEYPAD และ KEYBUFFER
 {หมายเหตุ: ไม่ต้องทำการออกแบบ แต่ให้ศึกษารายละเอียดเพื่อนำไปใช้ใน lab ต่อไป}

#### **KEYPAD DECODER**

KEYPAD DECODER เป็นส่วนที่มี input ต่อกับสวิตซ์แทนการกดเลข 0 – 9 มีหน้าที่เป็น decoder รับ สัญญาณ std\_ulogic\_vector 10 bit เข้ามา แล้วแปลงให้เป็นสัญญาณ output ประเภท integer range 0 to 10 โดย จะมีค่าขึ้นกับการกดปุ่ม 0-9 ดังนี้

- 0 แทนการกดปุ่ม 0

- 1 แทนการกดปุ่ม

- 2 แทนการกดปุ่ม (2)

•


### สามารถเขียนเป็น VHDL ได้ดังนี้

```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity DECODER is
  port (KEYPAD : in std_ulogic_vector (0 to 9);
       VALUE : out integer range 0 to 10 );
end DECODER;
architecture RTL of DECODER is
begin
  TEN2FOUR: process(KEYPAD)
  begin
    case KEYPAD is
     when "1000000000" => VALUE <= 0;
     when "0100000000" => VALUE <= 1;
     when "0010000000" => VALUE <= 2;
     when "0001000000" => VALUE <= 3;
     when "0000100000" => VALUE <= 4;
     when "0000010000" => VALUE <= 5;
     when "0000001000" => VALUE <= 6;
     when "0000000100" => VALUE <= 7;
      when "000000010" => VALUE <= 8;
     when "0000000001" => VALUE <= 9;
                       => VALUE <= 10;
     when others
   end case;
  end process TEN2FOUR;
end RTL;
```

DECODE.VHD

### KEYPAD BUFFER


ทำหน้าที่รับสัญญาณ integer จาก KEYPAD DECODER เก็บไว้และทำการเลื่อนไปทางซ้ายเมื่อมีการกดตัว เลขตัวต่อๆ ไป KEYPAD BUFFER จึงทำหน้าที่เป็นเหมือน shift register ให้ out put เป็น 4 elements array แต่ละ element เป็น integer range 0 to 9 เพื่อส่งให้ส่วน ALARM\_REGISTER, COUNTER และ DISPLAY\_DRIVER ต่อ ไป



```
Library IEEE;
use IEEE.Std_Logic_1164.all;
use work.P_ALARM.all;
entity KEYPAD_BUFFER is
 port(KEY
                 : in integer range 0 to 10;
     CLK
                 : in std_ulogic;
     RESET
                 : in std_ulogic;
     NEW_TIME : out T_CLOCK_TIME);
end KEYPAD_BUFFER;
architecture RTL of KEYPAD_BUFFER is
 signal SHIFT_REG: T_CLOCK_TIME;
begin
 SHIFTER: process(CLK, RESET)
 begin
   if RESET = '1' then
     SHIFT_REG \leq (0,0,0,0);
   elsif CLK'event and CLK'last_value='0' and CLK='1' then
      if SHIFT_REG(LS_MIN_POSITION) /= KEY then
         -- We have a new key pressed, so
         -- if it is a valid key, shift the buffer
         if KEY = 10 then
         for i in (T_CLOCK_TIME'high - 1) downto T_CLOCK_TIME'low loop
          SHIFT_REG(I+1) <= SHIFT_REG(I);
         end loop;
         SHIFT_REG(LS_MIN_POSITION) <= KEY;
       end if:
     end if;
   end if:
 end process SHIFTER;
 NEW_TIME <= SHIFT_REG;
end RTL;
```

KEYBUF.VHD

Lab 10: The Alarm Clock Controller




# จุดประสงค์

- สร้างสัญญาณ control เพื่อควบคุมการทำงาน ส่วนต่างๆของ Alarm Clock ที่ออกแบบไว้แล้ว
- ทดลองเขียนและออกแบบ VHDL ในรูปแบบ state diagram

# ขั้นตอน

ทำการออกแบบส่วน control เพื่อควบคุมการทำงานของ Alarm Clock ให้มีรูปแบบการทำงานดังนี้



• ปุ่ม 0-9

เมื่อปุ่มเหล่านี้ใช้ในการตั้งเวลาของนาฬิกา ทั้งเวลาปัจจุบันและเวลาที่จะตั้งปลุก เมื่อปุ่มใดปุ่ม หนึ่งโดนกด จะถูกแสดงค่าที่หลักขวาสุดของจอแสดงผลแล้วจะเลื่อนมาทางซ้าย


- <u>ตั้งเวลาปลุก</u>
  - กดปุ่ม 0-9 เพื่อตั้งเวลาแล้วตามด้วยปุ่ม Alarm จอdisplay จะแสดงเวลาปัจจุบัน ขณะเดียวกัน เวลาที่ตั้งไว้จะถูกเก็บไว้ใน Alarm register
- ตั้งเวลาปัจจุบัน

กดปุ่ม 0-9 เพื่อตั้งเวลาแล้วตามด้วยปุ่ม Time จอแสดงผลจะแสดงเวลาใหม่ทันที

• ดูเวลาที่ตั้งปลุกไว้

โดยการกดปุ่ม Alarm ค้างไว้โดยก่อนหน้านี้ไม่ต้องกด 0-9 จอแสดงผลจะแสดงค่า Alarm timeที่ ได้ตั้งไว้แล้วเมื่อปล่อยปุ่ม Alarm ก็จะแสดงเวลาปัจจุบันต่อไป

### การออกแบบ Alarm Controller โดยใช้ State Machine



File name

Entity (Arch)

ACTRL.VHD

ALARM\_CONTROLLER (RTL)

TB\_ACTRL.VHD

TB\_ALARM\_CONTROL (TEST)

### • Functionality

- ALARM BUTTON : เป็นport ที่ต่อกับ switch ภายนอก

ALARM TIME

- TIME\_BUTTON : เป็นport ที่ต่ออยู่กับ switch ภายนอก

- KEY : เป็น port ที่รับสัญาณที่มาจาก DECODER (ให้เปิดคูไฟล์ DECODE.VHD) ซึ่งทำ หน้าที่รับสัญญาณจาก 0-9 switch แล้ว decode ให้เป็นข้อมูลแบบ integer โดยที่ขณะไม่กดปุ่ม ใดๆ จะให้ค่า 10 ออกมา ทำให้สามารถตรวจสอบการกด switch ได้

- LOAD\_NEW\_A : ใช้ควบคุม ALARM\_REG

'1' : Alarm register ทำการเก็บค่าเวลาใหม่ในการตั้งปลุก

'0' : Alarm register ไม่เปลี่ยนแปลงค่า

- SHOW\_A : ใช้ควบคุม DISPLAY\_DRIVER

'1' : จอแสดงผลจะแสดงค่า ALARM\_TIME ที่ตั้งไว้ใน Alarm register

'0' : จอแสดงผลจะแสดงค่า CURRENT\_TIME

- SHOW\_NEW\_TIME: ใช้เป็นสัญญาณควบคุม DISPLAY\_DRIVER ให้แสดงค่าเวลาตามที่กด ปุ่ม 0-9 ซึ่ง DISPLAY\_DRIVER ที่ออกแบบไว้ยังไม่มีport ที่จะรับสัญญาณนี้ ต้องเพิ่มเติมส่วนนี้ เข้าไปอีก ดังนี้

่ '1': จอแสดงผลจะแสดงเวลาตั้งไว้ขณะกด 0-9

'0' : จะแสดงเวลาปัจจุบันที่กำลังเดินอยู่ หรือเวลาที่ตั้งไว้ที่ Alarm register


- LOAD\_NEW\_C ใช้ในการตั้งค่าเวลาปัจจุบันใหม่

'1' : ทำการตั้งเวลาปัจจุบันเป็นค่าใหม่หลังจากกด 0-9

'0' : เมื่อไม่ต้องตั้งเวลาใหม่และนาฬิกาเดินเป็นปกติ

### Finite state machine

จากเงื่อนไขทั้งหมดเราสามารถสร้างเป็น Finite state machine ได้ดังนี้



### - SHOW\_TIME

คือ state ปกติที่ไม่มีการกดปุ่มหรือswitch ใด ๆ เมื่อมีการกด Alarm (ALARM\_BUTTON = '1' ) จะ มีการเปลี่ยน state ไปที่ SHOW\_ALARM

หรือเมื่อกดปุ่ม 0 – 9 ปุ่มใดปุ่มหนึ่ง จะเปลี่ยนstate ไปที่ KEY\_ENTRY โดยสามารถตรวจ สอบได้จากค่า KEY ถ้าเป็น 10 แสดงว่าไม่มีการกดปุ่ม (ดูรายละเอียดเพิ่มเติมใน DECODE.VHD )

### - KEY\_ENTRY

เป็น state ขณะที่มีการกด 0–9 จอแสดงผลจะแสดงค่าตัวเลขที่กดไป และภายใน state นี่ จะมีสัญญาณภายในชื่อ TIMEOUT ทำหน้าที่เป็น counter เพื่อหน่วงเวลาเมื่อไม่มีการกดปุ่มใดๆแล้ วจะหน่วงเวลาไว้จนกระทั่งค่า TIMEOUT ลดค่าลงจนถึง 0 ก็จะทำการเปลี่ยน state กลับไปที่ SHOW TIME อีกครั้งโดยไม่มีการตั้งเวลาใหม่

### - SHOW\_ALARM

State นี้เกิดขึ้นเมื่อมีการกดปุ่ม (AI ARM) โดยที่ไม่ได้กดปุ่ม 0 – 9 มาก่อน ใน state นี่จะทำการควบคุมให้ DISPLAY\_DRIVER แสดงค่าเวลาตั้งปลุก ( ซึ่งเป็นค่าที่อยู่ใน ALARM REGISTER ) ออกมาทางจอแสดงผล จะแสดงจนกว่าจะปล่อยปุ่ม

### - SET ALARM

เกิดขึ้นหลังจากกดปุ่ม 0–9 แล้วตามด้วย (ALARM) ส่วน control จะทำการส่ง สัญญาณ LOAD\_NEW\_A ไปที่ ALARM REGISTER เพื่อเก็บค่าเวลาตั้งปลุกค่าใหม่

#### - SET\_TIME

Stateนี้เกิดขึ้นหลังจากกดปุ่ม 0 – 9 แล้วตามด้วย TIME ส่วน control จะทำการส่งสัญญาณ LOAD\_NEW\_C ไปที่ COUNTER เพื่อเก็บค่าเวลาปัจจุบันค่าใหม่


### Coding Style:

สร้าง ALARM\_CONTROLLER state-machine โดยใช้ clocked process แต่สำหรับ output signal ให้ใช้ concurrent statements อยู่นอก clocked process ยกตัวอย่าง

```
process ......
                < clock description >
                case STATE
                        when < first state > =>
                                if < {\sf input\_conditione} > \ then
                                        STATE <= < second_state >;
                                end if;
                        when < second_state > => .......
                end case;
        . . . . . . . . . . . . . . . .
        end process;
        SHOW_NEW_TIME <= '1' when STATE = .....else '0';
        SHOW_A
                        <= '1' when STATE = .....else '0';
        LOAD_NEW_A <= '1' when STATE = .....else '0';
        LOAD_NEW_C <= '1' when STATE = .....else '0';
        . . . . . . .
end RTL;
```

### DISPLAY\_DRIVER:


ที่ DISPLAY\_DRIVER ให้ทำการเพิ่มวงจรตามรูปเพื่อแสดงตัวเลขขณะกดปุ่ม 0-9



- fucntion : ถ้า SHOW\_NEW\_TIME = '1' ให้ DISPLAY มีค่าเท่ากับ KEYPAD ถ้า SHOW\_NEW\_TIME = '0' ให้ DISPLAY มีค่าเท่ากับ ALARM\_TIME หรือ CURRENT\_TIME ทั้งนี้ขึ้นกับ SHOW\_A เหมือนกับที่ design ไว้แล้ว

File name : Entity ( Arch )DDRVARY2.VHD DISPLAY\_DRIVER2 ( RTL)

Lab 11: Putting it All together



## จุดประสงค์

- เพื่อรวมทุกๆ บล๊อกโดยเชื่อมต่อสัญญาณเข้าด้วยกัน
- ศึกษาการเขียน VHDL ในรูปแบบ structure

## ขั้นตอน

Lab นี้จะทำการรวมทุกบล๊อกเข้าด้วยกัน โดยสร้างไฟล์ใหม่ขึ้นมา เขียนในรูปแบบ structure แสดงการเชื่อม ต่อของแต่ละ component เข้าด้วยกัน โดยใช้คำสั่ง component, port map และการเขียน configuration

• เพื่อไม่ให้เป็นการเสียเวลาสามารถใช้ไฟล์ที่สร้างไว้แล้วชื่อ ACLK.VHD สังเกตการเขียน VHDL ในรูปแบบที่เรียกว่า Structure แล้วสร้าง testbench ขึ้นมาทดสอบการทำงาน

### **Exericse Solution**

#### **DISMUX.VHD**

```
-- Copyright Esperan 1992
              -- This is the code for the display multiplexer used
              -- in the labs of the Esperan Introduction to VHDL
              -- Based Design Training Workshop
              Library IEEE;
              use IEEE.Std_Logic_1164.all;
              entity DISPLAY_MUX is
                           ALARM_TIME, CURRENT_TIME: in std_ulogic_vector (3 downto 0);
              port (
                           SHOW A
                                             : in std_ulogic;
                           SOUND_ALARM
                                             : out std_ulogic;
                           DISPLAY_TIME
                                             : out std_ulogic_vector (3 downto 0) );
              end DISPLAY_MUX;
              architecture RTL of DISPLAY_MUX is
              begin
                process (ALARM_TIME,CURRENT_TIME,SHOW_A)
                begin
                           if (SHOW_A='1') then
                                    DISPLAY_TIME <= ALARM_TIME;
                                    DISPLAY_TIME <= CURRENT_TIME;
                           end if:
                           if (ALARM_TIME = CURRENT_TIME) then
                                    SOUND_ALARM <= '1';
                           else
                                    SOUND_ALARM <= '0';
                           end if:
                end process;
              end RTL;
DDRVBIT.VHD
              -- Copyright Esperan 1992
              -- Code for the bit based display driver used
              -- in the labs of the Esperan Introduction to VHDL
              -- Based Design Training Workshop
              Library IEEE;
              use IÉEE.Std_Logic_1164.all;
              use work.P_ALARM.all;
              entity DISPLAY DRIVER is
              port ( ALARM_TIME, CURRENT_TIME
                                                       : in std_ulogic_vector (3 downto 0);
                  SHOW_A
                                                       : in std_ulogic;
                  SOUND_ALARM
                                                       : out std_ulogic;
                  DISPLAY
                                                       : out std_ulogic_vector (6 downto 0)
              end DISPLAY_DRIVER;
              architecture RTL of DISPLAY DRIVER is
                  signal DISPLAY_TIME : std_ulogic_vector (3 downto 0);
              begin
```

```
-- process to select what is displayed
               DISPLAY_MUX:
               process (ALARM_TIME, CURRENT_TIME, SHOW_A)
                 if (SHOW A = '1') then
                  DISPLAY_TIMÉ <= ALARM_TIME;
                 else
                  DISPLAY_TIME <= CURRENT_TIME;
                 end if:
               end process DISPLAY_MUX;
              -- process to sound the alarm
               GEN_ALARM:
               process (ALARM_TIME, CURRENT_TIME)
               begin
                 if (ALARM TIME = CURRENT TIME) then
                  SOUND_ALARM <= '1';
                 else
                  SOUND_ALARM <= '0';
                 end if:
               end process GEN_ALARM;
              -- process to drive the 7 segment display
               DISPLAY_PROCESS:
               process (DISPLAY_TIME)
               begin
                   case DISPLAY_TIME is
                     when "0000" => DISPLAY <= ZERO_SEG;
                     when "0001" => DISPLAY <= ONE_SEG;
                     when "0010" => DISPLAY <= TWO_SEG;
                     when "0011" => DISPLAY <= THREE_SEG;
                     when "0100" => DISPLAY <= FOUR_SEG;
                     when "0101" => DISPLAY <= FIVE_SEG;
                     when "0110" => DISPLAY <= SIX_SEG;
                     when "0111" => DISPLAY <= SEVEN_SEG;
                    when "1000" => DISPLAY <= EIGHT_SEG; when "1001" => DISPLAY <= NINE_SEG;
                     when OTHERS => DISPLAY <= "0000000";
                  end case;
                 end loop;
               end process DISPLAY_PROCESS;
              end RTL;
AREGS.VHD
              -- Copyright Esperan 1992
              -- Register bank to store the alarm time for the
              -- Alarm Clock project in the Esperan Introduction to
              -- VHDL Based Design training workshop
              -- Revision Control
              -- 0.1 First attempt
              Library IEEE:
              use IEEE.Std_Logic_1164.all;
              use work.P_ALARM.all;
              entity ALARM_REG is
               port( NEW_ALARM_TIME
                                            : in T_CLOCK_TIME;
                  LOAD_NEW_A
                                           : in std_ulogic;
                   CLK
                                            : in std_ulogic;
                  RESET
                                            : in std_ulogic;
                   ALARM_TIME
                                            : out T_CLOCK_TIME );
              end ALARM_REG;
              architecture RTL of ALARM_REG is
```

```
begin
                process(CLK, RESET)
                begin
                  if (RESET = '1') then
                    ALARM_TIME \leq (0,0,0,0);
                  elsif (CLK'event and CLK='1') then
                    if ( LOAD_NEW_A = '1') then
                     ALARM_TIME <= NEW_ALARM_TIME;
                    end if;
                  end if;
                end process;
               end RTL;
COUNT.VHD
               -- Copyright Esperan 1992
               -- This is the code for a counter in the alarm clock used
               -- in the labs of the Esperan Introduction to VHDL
               -- Based Design Training Workshop
               -- Revision Control
               -- 0.1 First attempt
               Library IEEE;
               use IEEE.Std_Logic_1164.all;
              use work.P_ALARM.all;
               entity COUNTER is
                port( NEW_CURRENT_TIME
                                               : in integer range 0 to 9;
                    LOAD_NEW_C
                                                : in std_ulogic;
                    CLK, RESET
                                                : in std_ulogic;
                    CURRENT_TIME
                                               : out integer range 0 to 9
                                                                           );
               end COUNTER;
               architecture RTL of COUNTER is
                signal I_CURRENT_TIME : integer range 0 to 9;
               begin
               -- Simple Incrementer...
                TIME_COUNTER:
                process(CLK, RESET)
                  variable LS_MIN: integer range 0 to 9;
                begin
                  if (RESET = '1') then
                    I_CURRENT_TIME <= 0;
                  elsif (CLK'event and CLK='1') then
                    if (LOAD_NEW_C = '1') then
    I_CURRENT_TIME <= NEW_CURRENT_TIME;</pre>
                    else -- count!!
                      LS_MIN := I_CURRENT_TIME;
                      if (LS MIN /= 9) then
                       LS_MIN := LS_MIN + 1;
                      else
                       LS_MIN := 0;
                      end if:
                      I_CURRENT_TIME <= LS_MIN;
                    end if;
                  end if;
                end process TIME_COUNTER;
                CURRENT_TIME <= I_CURRENT_TIME;
               end RTL;
```

#### **DDRVARRY.VHD**

```
-- Copyright Esperan 1992
-- This is the code for the integer based display_driver
-- used in the labs of the Esperan Introduction to VHDL
-- Based Design Training Workshop
Library IEEE;
use IEEE.Std_Logic_1164.all;
use work.P_ALARM.all;
entity DISPLAY_DRIVER is
port ( ALARM_TIME, CURRENT_TIME
                                       : in T_CLOCK_TIME;
    SHOW A
                                       : in std_ulogic;
    SOUND_ALARM
                                       : out std_ulogic;
    DISPLAY
                                       : out T_DISPLAY );
end DISPLAY_DRIVER;
architecture RTL of DISPLAY_DRIVER is
 signal DISPLAY_TIME: T_CLOCK_TIME;
begin
-- process to select what is displayed
 DISPLAY_MUX:
 process (ALARM_TIME, CURRENT_TIME, SHOW_A)
   if (SHOW_A = '1') then
     DISPLAY_TIME <= ALARM_TIME;
   else
     DISPLAY_TIME <= CURRENT_TIME;
 end process DISPLAY_MUX;
-- process to sound the alarm
 GEN_ALARM:
 process (ALARM_TIME, CURRENT_TIME)
 begin
   if (ALARM_TIME = CURRENT_TIME) then
     SOUND_ALARM <= '1';
   else
    SOUND_ALARM <= '0';
   end if;
 end process GEN_ALARM;
-- process to drive the 7 segment display
 DISPLAY_PROCESS:
 process (DISPLAY_TIME)
   for i in T_DISPLAY'range loop
   case DISPLAY_TIME(i) is
     when 0 \Rightarrow DISPLAY(i) \Leftarrow ZERO\_SEG;
     when 1 => DISPLAY(i) <= ONE_SEG;
     when 2 => DISPLAY(i) <= TWO_SEG;
     when 3 => DISPLAY(i) <= THREE_SEG;
     when 4 => DISPLAY(i) <= FOUR_SEG;
     when 5 => DISPLAY(i) <= FIVE SEG;
     when 6 => DISPLAY(i) <= SIX_SEG;
     when 7 => DISPLAY(i) <= SEVEN_SEG;
     when 8 => DISPLAY(i) <= EIGHT_SEG;
     when 9 => DISPLAY(i) <= NINE_SEG;
   end case:
  end loop;
 end process DISPLAY_PROCESS;
end RTL;
```

#### **ACOUNT.VHD**

```
-- Copyright Esperan 1992
-- This is the code for a counter of the alarm clock used
-- in the labs of the Esperan Introduction to VHDL
-- Based Design Training Workshop
-- Revision Control
-- 0.1 First attempt
Library IEEE;
use IÉEE.Std_Logic_1164.all;
use work.P_ALARM.all;
entity ALARM_COUNTER is port( NEW_CURRENT_TIME : in T_CLOCK_TIME;
     LOAD_NEW_C
                                 : in std_ulogic;
     CLK, RESET
                                 : in std_ulogic;
                                 : out T_CLOCK_TIME
     CURRENT_TIME
                                                            );
end ALARM_COUNTER;
architecture RTL of ALARM COUNTER is
  signal I_CURRENT_TIME: T_CLOCK_TIME;
-- Time counter ...
  TIME_COUNTER:
  process(CLK, RESET)
   variable MS_MIN, LS_MIN, MS_HOUR, LS_HOUR: integer range 0 to 9;
   if (RESET = '1') then
     I_CURRENT_TIME <= (others => 0);
    elsif (CLK'event and CLK='1') then
       -- default assignments to avoid latches
       MS_HOUR := 0;
       LS_HOUR := 0;
       MS_MIN := 0;
       LS_MIN := 0;
     if (LOAD_NEW_C = '1') then
       I_CURRENT_TIME <= NEW_CURRENT_TIME;</pre>
     else -- count!!
       -- the algorithm is start at the minutes, and ripple upwards
       -- first assign our signal to temporary variables
       MS_HOUR := I_CURRENT_TIME(MS_HOUR_POSITION);
LS_HOUR := I_CURRENT_TIME(LS_HOUR_POSITION);
       MS_MIN := I_CURRENT_TIME(MS_MIN_POSITION);
       LS_MIN := I_CURRENT_TIME(LS_MIN_POSITION);
       if LS_MIN >= 9 then
         LS_MIN := 0;
         if MS MIN >= 5 then
           MS_MIN := 0;
           if (MS_HOUR >= 2) and (LS_HOUR >= 3) then
             LS_HOUR := 0;
             MS HOUR := 0;
           elsif LS_HOUR >= 9 then
             LS_HOUR := 0;
             MS_HOUR := MS_HOUR + 1;
           else LS_HOUR := LS_HOUR + 1;
           end if:
         else MS_MIN := MS_MIN + 1;
         end if;
       else LS_MIN := LS_MIN + 1;
       end if;
       -- load the newly calculated values back
       I_CURRENT_TIME(MS_HOUR_POSITION) <= MS_HOUR;</pre>
       I_CURRENT_TIME(LS_HOUR_POSITION) <= LS_HOUR;
I_CURRENT_TIME(MS_MIN_POSITION) <= MS_MIN;
I_CURRENT_TIME(LS_MIN_POSITION) <= LS_MIN;
```

```
end if; -- (LOAD_NEW_C = '1')
                 end if; -- CLK'event
                end process TIME_COUNTER;
                CURRENT_TIME <= I_CURRENT_TIME;
              end RTL;
ACTRL.VHD
              -- Copyright Esperan 1996
              -- This is the code for a controller of the alarm clock used
              -- in the labs of the Esperan Introduction to VHDL
              -- Based Design Training Workshop
              -- Revision Control
              -- 0.1 First attempt
              Library IEEE;
              use IEEE.Std_Logic_1164.all;
              use work.P_ALARM.all;
              entity ALARM_CONTROLLER is
                port( CLK
                                   : in std_ulogic;
                   RESET
                                    : in std_ulogic;
                   KFY
                                    : in integer range 0 to 10;
                   ALARM_BUTTON: in std_ulogic;
                   TIME_BUTTON : in std_ulogic;
                   LOAD_NEW_A : out std_ulogic;
                   SHOW_A
                                    : out std_ulogic;
                   SHOW_NEW_TIME : out std_ulogic;
                   LOAD_NEW_C : out std_ulogic
              end ALARM_CONTROLLER;
              architecture RTL of ALARM_CONTROLLER is
                type T_STATE is (SHOW_TIME,
                                                   -- clock just counts
                                            -- in key entry mode
                         KEY_ENTRY,
                         KEY_STORED,
                                            -- key entered and shifted into buffer
                         SHOW ALARM,
                                             -- shows time alarm is set
                         SET_ALARM_TIME,
                                             -- sets alarm time
                         SET_CURRENT_TIME); -- sets current time
                signal STATE : T_STATE;
                                               -- holds the internal state of block
                signal TIMEOUT: integer range 0 to 10; -- counts the keypad timeout
              begin
                STATE_MACHINE: process (CLK, RESET)
                begin
                 if RESET = '1' then
                  STATE <= SHOW_TIME;
                   TIMEOUT <= 0;
                 elsif CLK'event AND CLK = '1' then
                  case STATE is
                    when SHOW_TIME =>
                        if ALARM_BUTTON = '1' then
                          STATE <= SHOW_ALARM;
                        elsif KEY /= 10 then
                          STATE <= KEY_ENTRY;
                          TIMEOUT <= 10;
                       end if:
                    when KEY ENTRY =>
                        if ALARM_BUTTON = '1' then
                          STATE <= SET ALARM TIME;
                        elsif TIME BUTTON = '1' then
                          STATE <= SET_CURRENT_TIME;
                        elsif KEY /= 10 then
                          TIMEOUT <= 10;
                        else if TIMEOUT = 0 then
                            STATE <= SHOW_TIME;
                          else TIMEOUT <= TIMEOUT - 1;
                          end if:
                        end if;
```

```
when SHOW ALARM =>
         if ALARM_BUTTON = '0' then
           STATE <= SHOW_TIME;
         end if;
     when SET_ALARM_TIME =>
         STATE <= SHOW_TIME;
      when SET_CURRENT_TIME =>
         STATE <= SHOW_TIME;
     when others => STATE <= SHOW_TIME;
     -- no meaning until mapped to logic!
    end case;
  end if; -- closes asynch clock process construct
 end process STATE_MACHINE;
 -- Now assign outputs depending on internal state ...
 SHOW_NEW_TIME <= '1' when STATE = KEY_ENTRY else '0';
 SHOW_A <= '1' when STATE = SHOW_ALARM else '0';
 LOAD NEW A <= '1' when STATE = SET ALARM TIME else '0';
 LOAD_NEW_C <= '1' when STATE = SET_CURRENT_TIME else '0';
end RTL;
-- Copyright Esperan 1996
-- This is the code for a controller of the alarm clock used
-- in the labs of the Esperan Introduction to VHDL
-- Based Design Training Workshop
-- Revision Control
-- 0.1 First attempt
Library IEEE;
use IEEE.Std_Logic_1164.all;
use work.P ALARM.all;
use work.P_DISPLAY.all;
entity ALARM_CLOCK is
port ( CLK, RESET
                     : in std_ulogic;
   KEYS
                     : in std_ulogic_vector(0 to 9);
   ALARM_BUTTON : in std_ulogic;
   TIME_BUTTON : in std_ulogic;
   SOUND_ALARM : out std_ulogic;
   DISPLAY
                     : out T_DISPLAY );
end ALARM_CLOCK;
architecture STRUCT of ALARM_CLOCK is
 component ALARM COUNTER
 port( NEW_CURRENT_TIME : in T_CLOCK_TIME;
    LOAD_NEW_C
                              : in std_ulogic;
     CLK, RESET
                             : in std_ulogic;
     CURRENT_TIME
                             : out T_CLOCK_TIME
                                                     );
 end component;
 component ALARM_REG
 port( NEW_ALARM_TIME
                              : in T_CLOCK_TIME;
     LOAD_NEW_A
                              : in std_ulogic;
     CLK
                              : in std_ulogic;
    RESET
                              : in std ulogic;
    ALARM TIME
                              : out T_CLOCK_TIME
                                                      );
 end component;
```

**ACLK.VHD** 

SOUND\_ALARM

component DISPLAY\_DRIVER2 port ( ALARM\_TIME, CURRENT\_TIME,

SHOW\_A, SHOW\_NEW\_TIME

**KEYPAD** 

DISPLAY

: in T\_CLOCK\_TIME;

: in std\_ulogic;

: out std\_ulogic;

: out T\_DISPLAY

```
end component;
 component ALARM_CONTROLLER
 port( CLK
                   : in std_ulogic;
    RESET
                    : in std_ulogic;
    KEY
                    : in integer range 0 to 10;
    ALARM_BUTTON: in std_ulogic;
    TIME_BUTTON : in std_ulogic;
LOAD_NEW_A : out std_ulogic;
    SHOW_A
                   : out std_ulogic;
    SHOW_NEW_TIME : out std_ulogic;
    LOAD_NEW_C : out std_ulogic
 end component;
 component KEYPAD BUFFER
 port(KEY : in integer range 0 to 10;
   CLK
           : in std_ulogic;
   RESET : in std_ulogic;
   NEW_TIME : out T_CLOCK_TIME
                                     );
 end component;
 component DECODER
 port (KEYPAD
                   : in std_ulogic_vector (0 to 9);
    VALUE
                    : out integer range 0 to 10
 end component;
 signal NEW_TIME : T_CLOCK_TIME; signal ALARM_TIME : T_CLOCK_TIME;
 signal CURRENT_TIME : T_CLOCK_TIME;
 signal KEY
                 : integer range 0 to 10;
 signal LOAD_NEW_A
                     : std_ulogic;
: std_ulogic;
 signal LOAD_NEW_C
 signal SHOW A
                    : std_ulogic;
 signal SHOW_NEW_TIME : std_ulogic;
begin
 -- instantiate blocks
 U_ALARM_COUNTER: ALARM_COUNTER
                                 => NEW_TIME,
 port map ( NEW_CURRENT_TIME
       LOAD_NEW_C
                                    => LOAD_NEW_C,
                                    => CLK,
       CLK
       RESET
                                    => RESET.
       CURRENT_TIME
                                     => CURRENT_TIME
                                                          );
 U_ALARM_REG: ALARM_REG
 port map ( NEW_ALARM_TIME
                                    => NEW_TIME,
       LOAD_NEW_A
                                     => LOAD_NEW_A,
       CLK
                                     => CLK,
       RESET
                                     => RESET.
       ALARM_TIME
                                     => ALARM_TIME
                                                          );
 U_DISPLAY_DRIVER: DISPLAY_DRIVER2
 port map (ALARM_TIME
                                    => ALARM_TIME,
      CURRENT_TIME
                                    => CURRENT_TIME,
      KEYPAD
                                    => NEW_TIME,
      SHOW_A
                                    => SHOW_A,
                                    => SHOW_NEW_TIME,
      SHOW_NEW_TIME
                                     => SOUND_ALARM,
       SOUND_ALARM
      DISPLAY
                                     => DISPLAY
U_ALARM_CONTROL: ALARM_CONTROLLER
 port map( CLK
                            => CLK
      RESET
                            => RESET,
      KEY
                            => KEY,
      ALARM_BUTTON
                            => ALARM_BUTTON,
      TIME_BUTTON
                            => TIME_BUTTON,
                            => LOAD_NEW_A,
      LOAD_NEW_A
      SHOW_A
                            => SHOW_A,
       SHOW_NEW_TIME
                            => SHOW_NEW_TIME,
      LOAD_NEW_C
                            => LOAD_NEW_C
U_DECODER: DECODER
   port map (KEYPAD
                            => KEYS,
```

VALUE => KEY ); U\_KEYPAD\_BUFFER :KEYPAD\_BUFFER port map (KEY KEY, => CLK CLK, RESET, => RESET => NEW\_TIME NEW\_TIME ); => end STRUCT; configuration CFG\_ALARM\_CLOCK of ALARM\_CLOCK is for STRUCT end for; end CFG\_ALARM\_CLOCK;



จัดพิมพ์และเผยแพร่ โดย ฝ่ายออกแบบวงจรรวม ศูนย์วิจัยและพัฒนาเทค โน โลยีไม โครอิเล็กทรอนิกส์ ศูนย์เทค โน โลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ 73/1 ถนนพระราม 6, ราชเทวี, กทม. 10400 โทรศัพท์ (+662) 739-2185...95 ต่อ 600 โทรสาร (+622) 739-2198

http://tmec.nectec.or.th