Simeon Thomas Bomfim de Faria, John Wesley Bomfim de Faria

Contador eletrônico regressivo

Brasil 23 de novembro de 2017

Simeon Thomas Bomfim de Faria, John Wesley Bomfim de Faria

Contador eletrônico regressivo

Relátorio referente ao projeto aplicativo da disciplina Microeletrônica I do curso de Engenharia Elétrica da Universidade Federal do Paraná apresentado a professora Sibilla França

Universidade Federal do Paraná Setor de Tecnologia Engenharia Elétrica

Brasil 23 de novembro de 2017

Sumário

1	Introdução	3
2	Especificação	4
3	Sobre o Código	5
	3.1 Entidade	5
	3.2 Sinais	6
	3.3 Components	7
	3.4 Port maps	8
	3.5 Component Divisor de clock	Ć
	3.6 Component Decodificador	10
	3.7 Display de 7 segmentos	12
	3.8 Contagem regressiva do tempo	16
	3.9 Seleção do tempo	18
	3.10 VGA	20
	3.11 Debounce	
4	Mapeamento I/O	27
5	Resultados e Simulação	28
	5.1 Simulação	
	5.2 Funcionamento	
6	Desafios de execução	33
Co	nclusão	35
Da	forências	26

1 Introdução

Na displina de Microeletrônica, como projeto final, foi proposto que fosse implementado no kit Nexys2 um contador regressivo com tempos pré programados ([10-15-20-30-40-50-60] minutos). Esse contador deverá ser implementado usando o código VHDL com auxílio dos conhecimentos obtidos durante a disciplina e terá como desafio a implementação do programa usando a saída VGA presente no kit Nexys2.

2 Especificação

Projetar, utilizando o kit NEXYS2, um dispositivo eletrônico capaz de efetuar uma contagem regressiva com passos definidos de configuração ([10 - 15 - 20 - 30 - 40 - 50 - 60] minutos). A aplicação lúdica para este projeto será o "contador eletrônico regressivo"

O dispositivo deverá obrigatoriamente implementar as seguintes funcionalidades:

- 1. Ao ligar o dispositivo, uma mensagem de inicialização deverá ser apresentada nos displays de 7 segmentos: "SELECIONE O TEMPO XY". Um rolamento das letras através dos 4 displays deverá garantir a visualização da mensagem inicial;
- 2. Através do acionamento de um botão do kit, o usuário deverá ser capaz de escolher entre uma das opções possíveis ([10 15 20 30 40 50 60] minutos);
- 3. Após a escolha do tempo, a contagem deverá ser iniciada através do acionamento de outro botão do kit. Uma função de pausa deverá ser prevista;
- 4. Uma vez iniciada a contagem regressiva, a mesma deverá ser mostrada nos displays de 7 segmentos e em um monitor com resolução de 800x600 (usar saída VGA do kit). Tanto nos displays quanto no monitor, deverão ser exibidos 4 dígitos (2 para os minutos e 2 para os segundos), sendo que no monitor os mesmos devem estar separados por ".". No monitor, pelo menos 80 % do espaço útil deverá ser utilizado;
- 5. No monitor, os últimos 2 minutos de contagem deverão ser exibidos em outra cor, evidenciando que o final da contagem está próximo;
- 6. Após o final da contagem, uma mensagem deve aparecer nos displays de 7 segmentos: "TEMPO ESGOTADO XY". Um rolamento das letras através dos 4 displays deverá garantir a visualização da mensagem final. No monitor, os quatro dígitos assumirão o valor "00.00" e deverão permanecer "piscando" até a reinicialização;
- 7. O acionamento de um mecanismo mecânico do kit deverá permitir a reinicialização do dispositivo de forma a iniciar-se nova contagem (retorno a mensagem inicial e reset do monitor);
 - XY Primeira letra do nome dos membros da equipe de desenvolvimento. (Ex.: XY Xavier e Yann)

3 Sobre o Código

3.1 Entidade

Definição das bibliotecas e portas de entrada e saída presentes no projeto. A entidade presente no código pode ser representada pela figura 1:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity projetoaplicativo is port(
reset, clk, start ,pause : in std_logic; --sinais de entrada
sel: out std_logic_vector(3 downto θ);--seleçao dos displays
seteseg: out std_logic_vector(6 downto 0); --vetor que o display recebe
botao_estado: in std_logic :='0';--botão que altera o valor de estado
hsinc
            : out std_logic; --saída sincronização horizontal
            : out std_logic; --saída sincronização vertical
vsinc
                : out std_logic_vector(7 downto 0) --vetor que define as cores
corestovga
);
end projetoaplicativo;
```

Figura 1: Entidades do Projeto Aplicativo.

3.2 Sinais

Os sinais são componentes usados para a lógica do projeto que não são explícitos na saída, porém de grande importancia. Para a elaboração do projeto foram declarados sinais para troca de estados, contagem regressiva, divisor de clock, definição dos estados, debounce dos botões, decoder, e para os contadores dos displays. Todos esse sinais elaboraram a lógica necessária para se chegar ao resultado esperado. A declaração dos sinais do código pode ser vista na figura 2.

```
architecture hardware of projetoaplicativo is
signal d1: integer range 0 to 9 := 0; -- unidade de minuto
signal d3 : integer range 0 to 9 := 0; --unidade de segundos
signal q0: integer range 0 to 9 := 0;--dezena de minuto
signal q1: integer range 0 to 9 := 0; -- unidade de minuto
signal q3 : integer range 0 to 9 := 0; --unidade de segundos
                       std_logic := '0'; --clock de 1hz
            clk1hz:
            clk100hz: std_logic := '0'; --clock de 100hz
            gen1hz:
                       integer := 25_000_000; --usado no clock de 1hz
            gen100hz:
                        integer := 5000; --usado no clock de 100hz
                        std_logic:='1' ;--utilizado para saber o momento da contagem
            flag :
            flag_fim : std_logic:='0' ;--utilizado para saber o fim da contagem
            estado:
                        integer range 0 to 8 := 0; --utilizado para trocar os estados
            flipflops:
                               std_logic_vector(1 DOWNTO 0); -- sinal criado para criar condição do debouncer
            counter_set:
                               std_logic; --sinal utilizado no debouncer
                               std_logic_vector(2 DOWNTO 0) := (OTHERS => '0'); --sinal utilizado no debounce
            counter out:
            out_debounce:
                                std_logic := '0'; --sinal da saida do debouncer
            seven_seg_letra:
                                  std_logic_vector(6 downto 0); --envia letra para o display de 7 segmentos
            seven_seg_numero:
            mensagem_ihardwareial: string(1 to 21) := " SELECIONA O TEMPO JS";--string mensagem inicial
                                    string(1 to 18) := " TEMPO ESGOTADO JS";--string mensagem final
            mensagem_final:
                                    character; --utilizado para envio do letra para o decoder
            letra:
            numero:
                                   integer range 0 to 9;--Envio do nº para o decoder
            selectdisp:
                                    integer range 0 to 3 :=0; --usado na seleção dos displays
            contador_disp1:
                              integer range 0 to 20 := 1;
            contador_disp2:
                                integer range 0 to 20 := 0;
            contador_disp3:
            contador_disp4:
                                integer range 0 to 20 := 0;
```

Figura 2: Declaração dos sinais presentes no código.

3.3 Components

Para a execução do projeto, vão ser feitas chamadas a components no codigo, a fração de código que indica como foram feitas as declaração dos components pode ser observada na figura 3:

```
component VGA is port (
                            clk
                                         : in std_logic;
                            flag
                                         : in std_logic;
                            flag_fim
                                        : in std logic;
                            q0,q1,q3
                                        : in integer range 0 to 9;
                                         : in integer range 0 to 5;
                            q2
                                         : in std_logic;
                            clk1hz
                            estado
                                        : in integer range 0 to 8;
                            sync_h
                                        : out std_logic;
                                         : out std_logic;
                            sync_v
                            corestovga
                                        : out std_logic_vector(7 downto 0) );
end component;
component Divisor_clock port (
                                         : in std_logic;
                                clk
                                freqin : in integer range 0 to 25_000_000;
                                clk_out : out std_logic );
end component;
-- COMPONENT DECODER
component Decoder is port(
                            letra
                                         : in character;
                                         : in integer range 0 to 9;
                            numero
                                                : out std_logic_vector(6 downto 0);
                            seven_seg_letra
                            seven_seg_numero
                                                 : out std_logic_vector(6 downto 0) );
end component;
```

Figura 3: Declaração dos components presentes no código.

3.4 Port maps

Após isso foi mapeado os portmaps que irão estar presentes no circuito final do projeto. os port maps podem ser representados pela figura 4:

```
Decoder1: Decoder PORT MAP (
                                         letra => letra,
                                         numero => numero,
                                         seven_seg_letra => seven_seg_letra,
                                         seven_seg_numero => seven_seg_numero );
Clock1hz: Divisor_clock PORT MAP (
                                         clk => clk,
                                         freqin => gen1hz,
                                         clk out => clk1hz );
Clock100hz: Divisor clock PORT MAP (
                                         clk => clk,
                                         freqin => gen100hz,
                                         clk_out => clk100hz );
                                         clk => clk,
VGA1: VGA PORT MAP (
                                         clk1hz => clk1hz,
                                         q0 \Rightarrow q0
                                         q1 => q1,
                                         q3 => q3,
                                         q2 \Rightarrow q2
                                         flag => flag,
                                         flag_fim => flag_fim,
                                         estado => estado,
                                                    => hsinc,
                                         sync_h
                                                    => vsinc,
                                         sync_v
                                         corestovga
                                                       => corestovga );
```

Figura 4: Port maps usados no código.

3.5 Component Divisor de clock

Para a contagem do tempo foi usado como referencia os ciclos de clock do kit que é de 50MHz para o ajuste dessa frequência foi usada uma estrutura já pronta que foi feita nos desafios anteriores da disciplina que é chamada de divisor de clock foi usado um component divisor de clock que faz o ajuste entre o clock do kit Nexys2 e o tempo em segundos. A figura 5 representa o component divisor de clock usado:

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY Divisor clock IS
    PORT(
            clk: in std_logic;--clk de 50MHz
            freqin: in integer range 0 to 25 000 000; --valor de entrada
            clk out: out std logic -- clock de saída
END Divisor clock;
ARCHITECTURE hardware OF Divisor clock IS
    signal somador: integer :=0;
    signal oclk: std_logic :='0';
BEGIN
    clk_out <= oclk;</pre>
    process(clk)
    begin
        if rising_edge(clk) then
            somador <= somador +1;</pre>
            if(somador = freqin)then
            oclk <= not oclk;
            somador <= 0;
            end if;
        end if;
    end process; --fim do processo de clock
END hardware;
```

Figura 5: Component divisor de clock.

3.6 Component Decodificador

Para que seja mostrado numeros e letras no display de 7 segmentos, foi usado um component decodificador, o qual tem a função de traduzir para os displays os valores de strings e números em vetores de tamanho 7. Com ele é possível que a mensagem inicial, mensagem final, tempo do cronometro e tempo decorrido sejam mostrados nos display de 7 segmentos. A figura 6 mostra como é o funcionamento dos displays de sete seguimentos que o decoder irá atuar, de acordo com o manual do kit (NEXYS2...,).




Figura 6: Estrutura do dispay de 7 segmentos do kit Nexys2.

No código cada representação no display de 7 segmentos é feita por meio de um vetor de tamanho 7 o qual segue a lógica [a b c d e e f g] e que quando é indicado valor 0, representa o segmento do display aceso, e 1 para apagado, apartir disso foi feito o mapeamento em cada letra e numero que é necessário no projeto para que as mensagens sejam interpretadas corretamente. A decodificação pode ser representada pela figura 7.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
    PORT(
            letra: in character;
            numero: in integer range 0 to 9:=0;
            seven_seg_letra: out std_logic_vector(6 downto 0);
            seven_seg_numero: out std_logic_vector(6 downto 0)
            );
end Decoder;
ARCHITECTURE Decoder of Decoder is
        WITH letra SELECT
                        seven_seg_letra <= "1111011" WHEN 'I',</pre>
                                             "1101010" WHEN 'N',
                                             "1110010" WHEN 'C',
                                             "1100010" WHEN '0',
                                             "1111111" WHEN '',
                                             "1110001" WHEN 'L'
                                             "0100100" WHEN 'S',
                                             "0011000" WHEN 'P'
                                             "1110000" WHEN 'T'
                                             "0110000" WHEN 'E'
                                             "1000011" WHEN 'J',
                                             "0001000" WHEN 'A',
                                             "0101011" WHEN 'M',
                                             "1000010" WHEN 'D',
                                             "0000100" WHEN 'G',
        WITH numero SELECT
                                     "0000001" WHEN 0, --Escreve 0
            seven_seg_numero <=
                                             "1001111" WHEN 1, --Escreve 1
                                             "0010010" WHEN 2, --Escreve 2
                                             "0000110" WHEN 3, --Escreve 3
                                             "1001100" WHEN 4, --Escreve 4
                                             "0100100" WHEN 5, --Escreve 5
                                             "0100000" WHEN 6, --Escreve 6
                                             "0001111" WHEN 7, --Escreve 7
                                             "0000000" WHEN 8, --Escreve 8
                                             "0000100" WHEN 9, --Escreve 9
                                             "111111" WHEN OTHERS; -- Espaço vazio
END Decoder;
```

Figura 7: Estrutura de decodificação para letras e números

3.7 Display de 7 segmentos

Para definir oque é mostrado nos displays de 7 segmentos do kit, foi feito um processo, o qual define as condições necessárias para cada fase do projeto, que são as mensagens inicial e final, seleção de tempo e contagem reversa. Na figura 8 ver a lógica do deslocamento das mensagens pelos 4 displays de 7 segmentos e na figura 9 é possível observar a fração do código que impõe as condições necessárias para a mensagem inicial. Esse processo é auxiliado pelos components divisor de clock e decoder, sendo o divisor usado para a passagem da mensagem inicial que no caso é "SELECIONE O TEMPO JS" pelos 4 displays e o decoder sendo usado como tradutor dessas strings para o vetor de tamanho 7 que é lido pelos displays de 7 segmentos presentes no kit.

```
estado <=0;
   contador_disp1 <=1; contador_disp2 <=0;</pre>
   contador_disp3 <=0; contador_disp4 <=0;</pre>
elsif reset = '0' and flag = '1'
   if rising_edge(out_debounce) and estado <= 8 then --borda de subida no sinal e estado menor que 8 executa
       estado <= estado + 1;
       if rising_edge(clk1hz) then -- lógica utilizada para a mensagem inicial e final ser toda exibida
                contador_disp1 <= contador_disp1 + 1;</pre>
                if (contador_disp1 > 0) then
                    contador_disp2 <= contador_disp2 + 1;</pre>
                if (contador_disp2 > 0) then
                    contador_disp3 <= contador_disp3 + 1;</pre>
                if (contador_disp3 > 0) then
                    contador_disp4 <= contador_disp4 + 1;</pre>
                if (contador_disp4 = 20 ) then
                    contador_disp1 <=1; contador_disp2 <=0;</pre>
                    contador_disp3 <=0; contador_disp4 <=0;</pre>
```

Figura 8: Lógica usada para as mensagens inicial e final se deslocarem pelos displays de 7 segmentos.

```
process (clk100hz)
    if rising_edge(clk100hz) then
         if estado = 0 and flag = '1' and flag_fim='0' then --CONDIÇÕES NECESSÁRIAS
             case selectdisp is
                 when 0 => sel <= "1110";
                      selectdisp <= selectdisp + 1;</pre>
                     letra <= mensagem_ihardwareial(contador_disp1);</pre>
                      seteseg <= seven_seg_letra;</pre>
                 when 1 => sel <= "1101";
                      selectdisp <= selectdisp + 1;
                      letra <= mensagem_ihardwareial(contador_disp2);</pre>
                      seteseg <= seven_seg_letra;</pre>
                 when 2 => sel <= "1011";
                      selectdisp <= selectdisp + 1;</pre>
                      letra <= mensagem_ihardwareial(contador_disp3);</pre>
                      seteseg <= seven_seg_letra;</pre>
                 when 3 => sel <= "0111";
                      selectdisp <= 0;
                      letra <= mensagem_ihardwareial(contador_disp4);</pre>
                      seteseg <= seven_seg_letra;</pre>
                 when others \Rightarrow sel <= "0000";
             end case;
         end if;
```

Figura 9: Condições necessárias iniciais.

Após as condições necessárias para a mensagem inicial, foi feita a estrutura com as condições necessárias para a seleção do tempo desejado de contagem, que são 10, 15, 20, 30, 40, 50 e 60 minutos. Para mostrar esses números nos displays, também é usado a estrutura do component decodificador que traduz os tempos para os displays. Essa estrutura pode ser observada na figura 10:

```
if (flag = '1' and estado /= 0 ) then --CONDIÇÕES NECESSÁRIAS
case selectdisp is
   when 0 => sel <= "1110";
       selectdisp <= selectdisp + 1;
       numero <= d3;
        seteseg <= seven_seg_numero;</pre>
    when 1 => sel <= "1101";
        selectdisp <= selectdisp + 1;</pre>
        numero <= d2;
        seteseg <= seven_seg_numero;</pre>
    when 2 => sel <= "1011";
        selectdisp <= selectdisp + 1;</pre>
        numero <= d1;
        seteseg <= seven_seg_numero;</pre>
    when 3 => sel <= "0111";
        selectdisp <= 0;
        numero <= d0;
        seteseg <= seven_seg_numero;</pre>
    when others => sel <= "0000";
end if;
```

Figura 10: Condições necessárias para seleção do tempo do cronômetro.

Após a seleção do tempo, é mostrada a contagem do tempo que foi selecionado anteriormente nos displays e as condições necessárias para que a contagem seja inciada. A figura 11 representa a fração de código que permite a contagem do tempo.

```
if (flag = '0' and estado /= 0 ) then --CONDIÇÕES NECESSÁRIAS
case selectdisp is
    when 0 => sel <= "1110";
        selectdisp <= selectdisp + 1;
        numero <= q3;
        seteseg <= seven_seg_numero;</pre>
    when 1 => sel <= "1101";
        selectdisp <= selectdisp + 1;</pre>
        numero <= q2;
        seteseg <= seven_seg_numero;</pre>
    when 2 => sel <= "1011";
        selectdisp <= selectdisp + 1;</pre>
        numero <= q1;
        seteseg <= seven_seg_numero;</pre>
    when 3 => sel <= "0111";
        selectdisp <= 0;
        numero <= q0;
        seteseg <= seven_seg_numero;</pre>
    when others => sel <= "0000";
```

Figura 11: Condições necessárias para seleção do tempo do cronômetro.

Após o tempo ser esgotado, deve ser mostrado nos displays a mensagem final, que é "TEMPO ESGOTADO JS". Para que isso aconteça foram impostas as condições necessãrias para que seja mostrada a mensagem final com auxilio do component decoder. A figura 12 representa a fração do código para a mensagem final.

```
if (flag='1' and flag_fim='1' and estado /= 0)then --CONDIÇÕES NECESSÁRIAS
                 case selectdisp is
                     when 0 => sel <= "1110";
                          selectdisp <= selectdisp + 1;</pre>
                          letra <= mensagem_final(contador_disp1);</pre>
                          seteseg <= seven_seg_letra;</pre>
                      when 1 => sel <= "1101";
                          selectdisp <= selectdisp + 1;</pre>
                          letra <= mensagem_final(contador_disp2);</pre>
                          seteseg <= seven_seg_letra;</pre>
                      when 2 => sel <= "1011";
                          selectdisp <= selectdisp + 1;</pre>
                          letra <= mensagem_final(contador_disp3);</pre>
                          seteseg <= seven_seg_letra;</pre>
                      when 3 => sel <= "0111";
                          selectdisp <= 0;
                          letra <= mensagem_final(contador_disp4);</pre>
                          seteseg <= seven_seg_letra;</pre>
                      when others => sel <= "0000";
end process;
```

Figura 12: Condições necessárias para a mensagem final.

3.8 Contagem regressiva do tempo

Para que a contagem seja iniciada, a variável startcount precisa receber o valor '0', e para a implementação da função reset é feito alteração no valor dessa variável, ou seja, quando reset recebe 1, o startcout também recebe 1 para que a contagem seja parada e o contador volte ao estado inicial. Já a função de pausa é implementada juntamente com a lógica para a contagem regressiva que não inicia não continua a contagem se a variável pause for igual ao valor 1, porém, diferentemente da função reset, a função pause somente interrompe a contagem e não leva o cronometro ao estado inicial. Após o fim da contagem o startcount recebe o valor 1 novamente. As figura 13 e 14 representam a fração de código responsável pelo inicio da contagem, e funções reset e pausa.

```
process(clk1hz,reset,start,estado,flag)
    variable startcount: bit:='1'; --variável que ao receber '0' inicia a contagem
if reset = '1' then --volta as condições iniciais se reset ='1'
   q0
             <= d0;
             <= d1;
   q1
   q2
             <= d2;
   q3
             <= d3;
                := '1';
    startcount
             <= '1';
    flag
    flag_fim <= '0';
elsif reset = '0' then --tarefas executadas se reset = '0'
--em qualquer momento
if estado > 0 and flag = '1' and flag_fim = '0' and startcount = '1' then
        q0 <= d0;
        q1 <= d1;
        q2 <= d2;
        q3 <= d3;
    elsif (start = '1' ) then --recebe as condições para o início da contagem
        q0 <= d0;
        q1 <= d1;
        q2 <= d2;
        q3 <= d3;
        startcount := '0';
        flag <= '0';
```

Figura 13: Estrutura de inicio da contagem e reset.

```
elsif (start='0') then
    if (rising_edge(clk1hz) and pause = '0' )then
        if (q0 /= 0 or q1 /= 0 or q2 /= 0 or q3 /= 0) and(startcount = '0') then
                q3 <= 9;
                if q2 = 0 then
                    q2 <= 5;
                        if q0 = 0 then
                            q0 <= 9;
                            q0 <= q0 - 1;
                    q2 <= q2 - 1;
                q3 <= q3 - 1;
        elsif (q0 = 0 and q1 = 0 and q2 = 0 and q3 = 0) and (startcount= '0') then
            q0 <= 0;
            q1 <= 0;
            q2 <= 0;
            q3 <= 0;
            startcount := '1';
            flag <= '1';
            flag_fim <= '1';</pre>
```

Figura 14: Estrutura de inicio da contagem e reset.

3.9 Seleção do tempo

Para que seja feita a seleção do tempo, foi usado uma estrutura que apartir do valor do estado, que possui 9 estados para os 7 tempos, sendo o estado 8 semelhante ao estado 0. As figuras 15 e 16 representam a fração do código da seleção do tempo.

```
process( estado )
if estado=0 then --valor 00:00
    d0<=0;
    d1<=0;
   d2<=0;
   d3<=0;
if estado=1 then --valor 10:00
    d0<=1;
    d1<=0;
    d2<=0;
    d3<=0;
if estado=2 then --valor 15:00
    d0<=1;
    d2<=0;
if estado=3 then --valor 20:00
    d0<=2;
    d1<=0;
    d2<=0;
    d3<=0;
end if;
if estado=4 then --valor 30:00
    d0<=3;
    d1<=0;
    d2<=0;
    d3<=0;
if estado=5 then --valor 40:00
    d0<=4;
    d1<=0;
    d2<=0;
    d3<=0;
```

Figura 15: Fração do código contendo os estados.

```
if estado=6 then --valor 50:00

d0<=5;
d1<=0;
d0< d2<=0;
d0 d3<=0;
d0

end if;
if estado=7 then --valor 60:00

d0<=6;
d1<=0;
d2<=0;
d3<=0;
d0<=d2<=0;
d1<=0;
d3<=0;
d1<=0;
d3<=0;
d1<=0;
d3<=0;
d1<=0;
d3<=0;
d1<=0;
d3<=0;
d1<=0;
d
```

Figura 16: Fração do código contendo os estados.

3.10 VGA

Para implementação do Video Graphics Array (VGA) foi necessário um component. Com o VGA é possível gerar imagens de 640x480 pixels ou 320x240 pixels e são usados 8 bits para cada paleta RGB possuindo assim 262.144 possibilidades de cores. Atualmente o VGA é capaz de atingir resoluções muito maiores com o padrão SVGA que possível ter 800x600 pixels ou com o XGA 1024x768. No padrão VGA são utilizados 5 sinais de controle no conector, o modelo do conector é definido padrão VGA independente de ser VGA, SVGA ou XGA. A pinagem do conector presente no kit segundo o manual é representada pela figura 17 (NEXYS2...,):




Figura 17: Fração do código contendo os estados.

Para geração das cores foram usados vetores de 8 bits que representa a paleta de cores, que combinadas podem gerar cores intermediárias. Para mostrar os números na tela, foram feitas matrizes de '0's e '1's de acordo com cada valor de 0 a 9, e também um ponto para separar horas e minutos. Após isso foi feito uma estrutura de seleção de cada matriz dessa de acordo com os números presentes na contagem, sincronizado com o código principal, fazendo assim que a mesma contagem mostrada nos displays de 7 segmentos seja visualizada no VGA.

Para o código do VGA foram declaradas as bibliotecas e portas de entrada e saída representadas pela figura 18

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity VGA is port (
                         : in std_logic;
                        : in std_logic;
            clk1hz
            q0,q1,q3,d0,d1,d3 : in integer range 0 to 9; q2,d2 : in integer range 0 to 5;
            estado : in integer range 0 to 8;
                         : in std_logic;
            flag
            flag_fim
                             : in std_logic;
            sync_h
                         : out std_logic;
            sync_v
                         : out std_logic;
                             : out std_logic_vector(7 downto 0)
            corestovga
             );
end VGA;
architecture hardware of VGA is
type digito is array (0 to 97) of std_logic_vector (0 to 63);
type ponto is array (0 to 97) of std_logic_vector (0 to 63);
```

Figura 18: Exemplo de matriz para representação dos números.

A figura 19 representa como foram estruturadas as matrizes de '0's e '1's que foram usadas para representar cada numero ou divisão na saída VGA.



Figura 19: Exemplo de matriz para representação dos números.

Após isso foram declarados os sinais e variáveis necessárias para que seja feita a contagem dos números no display VGA. A figura 20 representa a fração do código que contem a declaração das variáveis e sinais.

```
signal color_red
                                  : std_logic_vector (7 downto 0) :=("11100000");
                                     : std_logic_vector (7 downto 0) :=("11111111");
      constant color_white
1142 constant h_area
                             : integer :=800;
      constant h_frontporch : integer :=40;
                            : integer :=128;
: integer :=88;
      constant h_syncpulse
      constant h_backporch
                             : integer :=1056;
      constant h_wholeline
      constant v_area
                                 : integer :=600;
      constant v_frontporch : integer :=1;
      constant v_syncpulse : integer :=4;
                             : integer :=23;
      constant v_backporch
1152 constant v_wholeline
                                 : integer :=628;
1153 constant h_ajuste
                             : integer:= 216;
     constant v_ajuste
                                : integer:= 27;
          process (clk)
          variable horizontal : integer :=0;
          variable vertical : integer :=0;
          variable matriz_digitoq0 : digito;
          variable matriz_digitoq1 : digito;
          variable matriz_digitoq2 : digito;
          variable matriz_digitoq3 : digito;
```

Figura 20: Declaração dos sinais e variáveis do VGA.

Após isso foi implementado uma estrutura para mostrar os números na tela, a qual define também a localização dos números na tela, e juntamente com isso foi implementado que se o tempo for menor que dois minutos(q0=0 e q1<2), a cor atribuída aos números é vermelha como sinal de alerta para o tempo acabar. essa estrutura pode ser representada pela figura 21:

```
variable matriz_digitoq0 : digito;
    variable matriz_digitoq1 : digito;
    variable matriz_digitoq2 : digito;
    variable matriz_digitoq3 : digito;
if rising_edge(clk) then
     \begin{tabular}{ll} if (horizontal >= h\_syncpulse+h\_backporch ) and (horizontal < h\_syncpulse+h\_backporch+h\_area ) \\ \end{tabular} 
    and (vertical >= v_syncpulse+v_backporch )and (vertical < v_syncpulse+v_backporch+v_area )then
              if ((vertical>=260+v_ajuste)and(vertical<=460+v_ajuste)and(horizontal>=200+h_ajuste)and(horizontal<=300+h_ajuste)) then
                  if(matriz_digitoq0(vertical-(310+v_ajuste))(horizontal-(215+h_ajuste))='1') then
                           corestovga <= color_red;</pre>
                           corestovga <= color_white;</pre>
                           corestovga<="000000000"; --COR DO FUNDO GERAL DO BLOCO (PRETO)
             elsif ((vertical>=260+v_ajuste)and(vertical<=460+v_ajuste)and(horizontal>=320+h_ajuste)and(horizontal<=420+h_ajuste)) then if(matriz_digitoq1(vertical-(310+v_ajuste))(horizontal-(335+h_ajuste))='1') then
                           if (q0 = 0 \text{ and } q1 < 2) then
                               corestovga <= color_red;
                               corestovga <= color_white;
                           corestovga<="00000000"; --COR DO FUNDO GERAL DO BLOCO (PRETO)</pre>
```

Figura 21: Estrutura para exibição dos números no display.

Para que seja feita a atualização dos valores e varredura do monitor foi criada uma estrutura que além disso, faz a ligação do contador com os números que são mostrados nos displays do kit. Isso foi feito por uma estrutura "case" a qual associa cada numero da contagem à uma das matrizes. Essa estrutura pode ser representada pela fração de código da figura 22.

```
ATUALIZAÇÃO DOS VALORES PARA VARREDURA DO MONITOR
if (horizontal > 0 )and (horizontal < h_syncpulse+1 )</pre>
    sync_h <= '0';
    sync_h <= '1';
end if;
if (vertical > 0 ) and (vertical < v_syncpulse+1 )then
    sync_v <= '0';
   sync_v <= '1';
horizontal := horizontal+1;
if (horizontal=h_wholeline) then
   vertical := vertical+1;
    horizontal := 0;
end if;
if (vertical=v_wholeline) then
   vertical := 0;
end if;
case q0 is
   when 0 =>matriz_digitoq0:=digito0;
   when 1 =>matriz_digitoq0:=digito1;
   when 2 =>matriz_digitoq0:=digito2;
    when 3 =>matriz_digitoq0:=digito3;
    when 4 =>matriz_digitoq0:=digito4;
    when 5 =>matriz_digitoq0:=digito5;
    when 6 =>matriz_digitoq0:=digito6;
    when 7 =>matriz_digitoq0:=digito7;
    when 8 =>matriz_digitoq0:=digito8;
    when 9 =>matriz_digitoq0:=digito9;
    when others=>matriz_digitoq0:=digito0;
```

Figura 22: Estrutura de atualização e seleção de matrizes para cada número.

Após o termino do tempo outro processo entra em execução fazendo com que a cor atribuída aos números seja trocada a cada 1 segundo, alterando o valor do vetor de 8 bits entre a configuração de vermelho e qualquer outra cor. No caso desse projeto foi escolhido o branco. Essa estrutura pode ser representada pela figura 23:

Figura 23: Estrutura para função de alternar as cores dos numeros mostrados na tela ao término da contagem/.

3.11 Debounce

Para fazer o debounce do botão foi usado um process que foi baseado em um material da web (DEBOUNCE...,), e seu código pode ser representado pela figura 24:

```
counter_set <= flipflops(0) xor flipflops(1); --inicia contador

process(clk)

BEGIN

if rising_edge(clk) then

flipflops(0) <= botao_estado; --atribui o valor do botão "0" ou "1" a posiçaoo 0 do vetor flipflop

flipflops(1) <= flipflops(0); --atribui o valor da posiçaoo 00 do flipflop á posição 1

if(counter_set = '1') then --reset se a entrada for alterada

counter_out <= (others => '0');

elsif(counter_out(2) = '0') then -- condição da entrada não foi cumprida

counter_out <= counter_out + 1;

else --condição entrada foi cumprida

out_debounce <= flipflops(1);

end if;

end if;

end process;
```

Figura 24: Fração do código contendo o process do debouce do botão.

4 Mapeamento I/O

Ao final do projeto, o mapeamento feito para a implementação na placa do circuito pode ser representado pela figura 25:

```
--SINAL DE CLOCK
NET clk LOC = "B8";
--SELECIONA ANODO DOS DISPLAYS
NET sel(1) LOC = F17;
NET sel(2) LOC = "H17";
NET sel(3) LOC = "C18";
NET sel(0) LOC = F15;
--LEDS DOS DISPLAYS
NET seteseg(6) LOC = "L18";
NET seteseg(5) LOC = "F18";
NET seteseg(4) LOC = "D17";
NET seteseg(3) LOC = "D16";
NET seteseg(2) LOC = "G14";
NET seteseg(1) LOC = "J17";
NET seteseg(0) LOC = "H14";
--BOTÕES E CHAVES
NET reset
                    LOC = "B18";
                    LOC = "G18";
NET pause
NET start
                    LOC = "E18"
NET botao estado
                    LOC = "D18"
--DECLARAÇÃO DOS PINOS DO VGA
NET corestovga(7)
                    LOC = "R8";
NET corestovga(6)
                    LOC = "T8";
NET corestovga(5)
                    LOC = "R9";
NET corestovga(4)
                    LOC = "N8"
NET corestovga(3)
                    LOC = "P8";
NET corestovga(2)
                    LOC = "P6"
NET corestovga(1)
                    LOC = "U5";
NET corestovga(0)
                    LOC = "U4"
NET hsinc
                    LOC = "T4";
NET vsinc
                    LOC = "U3"
```

Figura 25: Mapeamento I/O usado para implementação do programa na placa.

5 Resultados e Simulação

5.1 Simulação

A simulação representando a troca de estados (10-15-20-30-40-50-60) pode ser vista na figura 26:




Figura 26: Simulação representando a passagem dos estados.

A figura 27 a seguir demonstra o não funcionamento do botão start apenas no testbench. Era esperado que os valores de q0, q1, q2 e q3 começassem a ser decrementados após o botão start.




Figura 27: Simulação representando o não funcionamento do botão start somente no testbench.

A figura 28 representa a simulação do não funcionamento do botão reset do contador somente no testbench.




Figura 28: Simulação representando o não funcionamento do botão de reset somente no testbench.

Quando é simulado o reset a simulação é interrompida por uma erro, e retorna a seguinte mensagem: (ERROR: In process main.vhd:94) e foi visto que neste processo no codigo principal está a seleção do que é mostrado nos displays de 7 segmentos do kit.

5.2 Funcionamento

As figura 29 representa o programa em funcionamento em um monitor VGA, na fase de seleção de tempo.



Figura 29: Monitor VGA na fase de seleção de tempo, na figura aos 15 minutos

A figura 30 representa o monitor durante uma contagem, no tempo de 19 minutos e 54 segundos.



Figura 30: Monitor VGA durante a contagem de tempo, na figura aos 19 minutos e 54 segundos.

A figura 31 representa a contagem em tempo abaixo de 2 minutos, com a cor vermelha demonstrando estado de tempo acabando.



Figura 31: Monitor VGA durante a contagem de tempo, na figura à 1 minuto e 19 segundos, mostrando os números já em vermelho.

As figuras 32 e 33 representam a cor dos números após o fim da contagem alternando as cores entre vermelho e branco.



Figura 32: Monitor VGA ao final da contagem alternando as cores dos números, no momento em vermelho.



Figura 33: Monitor VGA ao final da contagem alternando as cores dos números, no momento em branco.

6 Desafios de execução

No decorrer do desenvolvimento desta atividade foram superadas várias dificuldades para se chegar a conclusão do mesmo, primeiramente foi desenvolvida uma lógica para fazer a troca dos displays o mesmo foi resolvidos com a utilização de contadores que são incrementados a cada um segundo com o clock de 1hz m após esse primeiro processo era necessário implementar na linguagem VHDL um contador regressivo, esse processo foi desafiador e para sua conclusão foi utilizado outra linguagem de programação, o python. O código do contador regressivo em python pode ser representado pela figura 34

```
import time
#contador regressivo
mind=6
minu=0
segd=0
segu=0
final=False
for i in range (0,3600):
 time.sleep(1) #delay de 1 segundo
  if (mind != 0 or minu != 0 or segd != 0 or segu != 0) and (final==False) :
    if segu == 0:
      segu = 9
      if segd == 0:
        segd = 5
        if minu == 0:
          minu = 9
          if mind == 0:
            mind = 5
            mind=mind-1
        else:
          minu=minu-1
        segd=segd-1
      segu=segu-1
  print(mind,minu,segd,segu)
```

Figura 34: Código em python do contador regressivo

Após o funcionamento do contador regressivo nessa linguagem se teve que implementar o mesmo algoritmo utilizando a sintaxe da linguagem VHDL, se notou então que era necessário outros sinais para representar os dígitos do contador para que se pudesse fazer mudança das opções de tempo pois não era possível trabalhar com os mesmos sinais

utilizados na contagem , isso fez com que fosse necessário a criação de 4 momentos de decodificação dos displays de sete segmentos (mensagem inicial , troca de tempos , contagem regressiva e mensagem final). Como não foi utilizado máquina de estados foram criadas várias flags que determinavam qual tarefa estava acontecendo, assim determinando o que era mostrado nos displays. Chegamos então no momento de enviar todos os valores que estavam no código principal para o componente VGA a princípio era necessário enviar oito valores para o vga se notou que poderíamos com a alteração do código principal enviar apenas 4 , após esse problema resolvido o tempo de compilação diminuiu fazendo com que a parte de ajuste de cores e posicionamento dos valores fosse mais produtivo.

Conclusão

O projeto final, tem como referencia aplicar os conhecimentos obtidos durante a disciplina, e essa referencia foi usada significativamente no desenvolvimento desse projeto que aborda desde os conceitos mais básicos até os mais complexos de FPGA's e VHDL abordados em sala. Para a estruturação do trabalho foi necessário consultar materiais dos laboratórios anteriores, como por exemplo components de clock e traze-los à esse projeto adaptando à essa aplicação, embora sejam semelhantes, e livros do tema como Circuit Design With VHDL escrito por PEDRONI.

Além dos conhecimentos obtidos, foi proposto como desafio a implementação do VGA, que embora não tenha sido abordado em sala, só foi possível com o embasamento obtido na linguagem de programação VHDL já adquirido sobre outros temas. O Projeto se mostrou importante também no sentido de poder extrair mais os recursos presentes no kit Nexys2 ou qualquer outra interface para uma eventual aplicação que pode ser aprimorada, se torne um produto que chegue a um consumidor final.

Referências

DEBOUNCE Logic Circuit (with VHDL example). https://eewiki.net/pages/viewpage.action?pageId=4980758. Citado na página 26.

NEXYS2 Reference Manual. https://reference.digilentinc.com/reference/programmable-logic/nexys-2/reference-manual. Citado 2 vezes nas páginas 10 e 20.

PEDRONI, V. A. *Circuit Design With VHDL*. 1st. ed. [S.l.]: Massachusetts Institute of Technology, 2004. ISBN 0-262-16224-5. Citado na página 35.