國立中央大學 資訊工程學系 114學年度第一學期

CO3020 計算機組織 (Computer Organization) 期中全真模擬試卷 【全真隨堂測驗原卷】

應考學號	_____	應考姓名	_____
測驗時間	100 分鐘（閉卷筆試，嚴禁電子通訊設備）	滿分 / 題數	100 分 / 8 大綜合題（22 小題）

應試須知 (Exam Instructions)：

1. 本試卷結合 **作業一（Assignment 1）經典計算題** 與 **授課教師指定 Chapter 3 八大考題變種**（習題 3.12、3.13、3.18、3.27、3.29、3.35～3.37）。
2. 計算題務必列出完整推導公式與數值代入步驟；未寫演算歷程直接填寫答案者不予計分。
3. 數值除特別指示外，小數點後四捨五入取至第二位；機器碼請遵循標準 32 位元二進位或十六進位標記（含 0x 前綴）。
4. 浮點數運算嚴格依循 IEEE 754 規範與朝最近偶數捨入原則（Round to Nearest Even）。

第一篇：計算機抽象化、效能評估與功耗牆 (Chapter 1) [配分：25 分]

[10 分] 第 1 題：半導體製程微縮、摩爾定律密度倍增週期與 CMOS 動態功耗縮減分析【對齊 HW1 Q1】

考慮 Intel 自 2012 年至 2020 年之桌上型微處理器製程演進指標：

- **2012 年（Ivy Bridge 架構）**：製程特徵尺寸 $t_1 = 22\ \text{nm}$，基準時脈頻率 $f_1 = 3.4\ \text{GHz}$，工作電壓 $V_1 = 1.20\ \text{V}$。
- **2020 年（Tiger Lake 架構）**：製程特徵尺寸 $t_2 = 10\ \text{nm}$，基準時脈頻率 $f_2 = 4.8\ \text{GHz}$，工作電壓 $V_2 = 0.95\ \text{V}$。

假設晶粒面積（Die Size）在兩架構間維持恆定，且晶片上的電晶體總密度與特徵尺寸 t 的平方成反比：$\text{Density} \propto (1/t)^2$。

(a) (4分) 請計算自 2012 年演進至 2020 年（歷時 8 年），電晶體密度成長為原本的幾倍？並計算這 8 年間的年複合成長率（CAGR）為多少百分比（%）？

請於此區域書寫推導與計算結果

(b) (3分) 依據上述之 CAGR，計算微處理器電晶體數量平均每隔幾年成長為原本的 2 倍（即倍增週期 Doubling Time, T_{double}）？

請於此區域書寫推導與計算結果

(c) (3分) 已知 CMOS 動態切換功耗公式為 $P = C \times V^2 \times f$。若 2020 年因閘極結構革新，等效電容負載 C 較 2012 年降低了 20%（即 $C_{2020} = 0.80 \times C_{2012}$）。請計算 2020 年處理器之動態功耗相對於 2012 年之比率（P_{2020}/P_{2012}），並判定動態功耗上升或下降？

請於此區域書寫推導與計算結果

[15 分] 第 2 題：CPU 效能方程式、多指令類別加權平均 CPI、編譯器影響與阿姆達爾定律極限判定【對齊 HW1 Q2, Q3, Q4】

某測試程式之動態指令總數為 $IC = 2.0 \times 10^9$ 條指令，指令分類分佈與兩款硬體架構之 CPI 如下表所示：

指令類別 (Instruction Class)	佔總指令比例 (%)	處理器 P1 之 CPI (時脈 2.5 GHz)	處理器 P2 之 CPI (時脈 3.2 GHz)
類別 A (ALU 運算)	40%	1	2
類別 B (條件分支 Branch)	20%	2	2

類別 C (載入與儲存 Load/Store)	30%	4	3
類別 D (浮點數運算 FP)	10%	5	4

(a) (4分) 請分別計算處理器 P1 與 P2 的加權平均 CPI（Global Weighted CPI）。並依據 CPU 執行時間判定：執行此測試程式時哪一款處理器速度較快？效能加速比（Speedup）為多少倍？

請於此區域書寫推導與計算結果

(b) (5分) 編譯器最佳化影響：現開發出一款新型編譯器 Compiler Y，透過優化迴圈記憶體排程，成功將該程式之類別 C（Load/Store）指令數精簡 50%，其餘 A、B、D 類別指令數維持恆定。請計算：在處理器 P1 上，使用 Compiler Y 後的全新總指令數、全新加權平均 CPI、全新執行時間，以及相較於原始編譯器的效能加速比？

請於此區域書寫推導與計算結果

(c) (6分) 阿姆達爾定律（Amdahl's Law）單一部件物理極限判定：回到處理器 P1 執行原始程式的情境（總耗時 2.0 秒）。管理階層立項宣稱：「希望僅針對分支預測單元（Branch Unit，類別 B）進行微架構改進，目標使整體程式總執行時間縮短 25%」。
(i) 計算原始程式在分支指令上花費的時間（秒）。
(ii) 若將分支執行時間縮短至極限（分支執行時間降為 0 秒），整體程式最多能縮短多少秒？
(iii) 請以嚴格的數學推導判定：此項縮短 25% 的目標在物理上是否可行？（回答：可行 或 物理上完全不可行，並詳述理由）

請於此區域書寫推導與計算結果

第二篇：指令集架構、機器碼組裝與迴圈定址 (Chapter 2) [配分：25 分]

[10 分] 第 3 題：MIPS 指令格式解構、欄位二進位展開與 32 位元十六進位機器碼轉換【對齊 HW1 Q6】

深入檢視組合語言與硬體 32 位元指令暫存器之映射對齊關係。

(a) (5分) R-type 指令組裝：將 MIPS 組合語言指令 `add $s2, $t0, $t1` 翻譯為 32 位元機器碼。
已知暫存器編號：`$t0 = $8`, `$t1 = $9`, `$s2 = $18`。加法功能碼 `funct = 32`。
(i) 寫出該指令對應之 6 大欄位名稱與十進位數值（注意暫存器於機器碼之擺放順序！）：`op`, `rs`, `rt`, `rd`, `shamt`, `funct`。
(ii) 展開各欄位之二進位位元組串列。
(iii) 輸出最終之 32 位元 8 位數十六進位機器碼（格式如 0x01099020）。

請於此區域書寫推導與計算結果

(b) (5分) I-type 指令逆向與分支定址計算：給定某 I-type 指令各硬體欄位值如下：

- **`op = 0x23` (十六進位)**
- **`rs = 29` (堆疊指標 $sp)**
- **`rt = 31` (返回位址 $ra)**
- **`immediate = 8` (十進位)**

(i) 寫出其對應的標準 MIPS 組合語言指令語法。

(ii) 寫出其 32 位元十六進位機器碼。

(iii) 延伸題：若此指令是一條條件分支指令 `beq $s0, $s1, 16`（其中 immediate = 16），存放於記憶體位址 `0x00400030`，請計算分支成立時跳躍之目標位址（Target PC）為多少十六進位？

請於此區域書寫推導與計算結果

[15 分] 第 4 題：經典條件迴圈逆向工程、動態指令計數通式與二重跨步陣列定址位移量【對齊 HW1 Q7, Q9】

分析下方 MIPS 條件迴圈程式片段（假設已停用延遲分支 Delayed Branch，且整數運算不發生溢位）：

```
# t1初值為正整數N(N >= 0)，s2 初值為 0
LOOP:
    slt  t2,0, $t1       # 步驟 1: 比較 0 < $t1
    beq  t2,0, DONE      # 步驟 2: 若不成立則退出迴圈跳往 DONE
    addi t1,t1, -1       # 步驟 3: 計數器遞減 1
    addi s2,s2, 3        # 步驟 4: 累加器加上 3
    j    LOOP               # 步驟 5: 無條件跳回迴圈開頭
DONE:
```

(a) (7分) 迴圈語意逆向與動態指令計數：

(i) (2分) 將上述組合語言迴圈還原為對應的 C 語言程式碼片段（變數 `$t1` 請使用 `i`，變數 `$s2` 請使用 `B`）。

(ii) (2分) 假設暫存器 `$t1` 初始設定為 $N = 12$，當程式執行完畢跳至 DONE 時，暫存器 `$s2` 內部之數值為何？

(iii) (3分) 推導當初值為任意整數 $N \geq 0$ 時，從 LOOP 進入直到完全退出至 DONE，CPU 總共動態執行的基本 MIPS 指令總數之數學公式（需包含最後一次終止條件判定）。並計算當 $N = 12$ 時動態執行的具體指令數？

請於此區域書寫推導與計算結果

(b) (8分) 二重跨步陣列存取 `D[4*j]` 定址位移量與組合語言實作：
考慮下列 C 語言二重巢狀迴圈：

```
for (i = 0; i < a; i++) {
    for (j = 0; j < b; j++) {
        D[4 * j] = i + j;
    }
}
```

假設整數變數 `a`, `b`, `i`, `j` 分別存放於暫存器 `$s0`, `$s1`, `$t0`, `$t1`。整數陣列 `D` 的基底記憶體位址存於 `$s2`。陣列每個元素皆為 32 位元有號整數（4 位元組），記憶體對齊良好且不發生溢位。
(i) (3分) 詳細推導：在內層迴圈中欲存取 `D[4*j]`，該元素相對於基底位址 `$s2` 的記憶體位元組偏移量（**Byte Offset**）公式為何？若利用邏輯左移指令 `sll` 實現乘法，位移量（shamt）應設定為多少 bits？
(ii) (5分) 請撰寫完整且最佳化的 MIPS 組合語言程式碼實現此二重迴圈（請使用最少指令數，並維持 `$s0`, `$s1`, `$s2` 之初值完好）。

請於此區域書寫推導與組合語言程式碼

第三篇：算術運算器架構、除法狀態機與浮點數系統 (Chapter 3) [配分：50 分]

[15 分] 第 5 題：第一版乘法器 vs 最佳化乘法器 6 週期逐步硬體追蹤與結果驗證【對齊課後習題 3.12, 3.13】

計算兩組 6 位元無號整數相乘：
• **被乘數（Multiplicand, M）**：八進位 $45_8 = 37_{10} = 100101_2$。
• **乘數（Multiplier, Q）**：八進位 $13_8 = 11_{10} = 001011_2$。
數學預期乘積：$37 \times 11 = 407_{10} = 0001\ 1001\ 0111_2 = 627_8$。

(a) (8分) 第一版乘法器硬體追蹤（課本 Figure 3.3 架構）：
硬體暫存器配置：被乘數置於 **12** 位元暫存器（初值放於低 6 位：`0000 0010 0101`，每週期向左位移）；乘數置於 **6** 位元暫存器（初值：`001011`，每週期向右位移）；乘積置於 **12** 位元暫存器（初值：`0000 0000 0000`）。
請完整填寫 6 週期之執行歷程追蹤表（Iteration 0 至 Iteration 6）。

請繪製或填寫 ITERATION 0～6 之乘數、被乘數與乘積追蹤表格

(b) (7分) 最佳化乘法器硬體追蹤（課本 Figure 3.5 架構）：
被乘數固定於 6 位元暫存器中不移動（$M = 100101_2$）；乘積置於 12 位元暫存器 [A | Q]，高 6 位 A 初值為 `000000`，低 6 位 Q 放乘數 `001011`。每次迭代：若 $Q_0 = 1$ 則 $A = A + M$，隨後將整個 12 位元暫存器向右位移 1 位元。
請寫出每週期加法後與右移後的 [A | Q] 數值，確認最終 12 位元輸出結果。

請填寫最佳化乘法器 [A | Q] 6 週期右移追蹤歷程

[10 分] 第 6 題：回復除法器（Restoring Division）6 週期狀態追蹤與帶符號除法正負號鐵律【對齊課後習題 3.18 與投影片】

計算兩組 6 位元無號整數相除：
- **被除數（Dividend, D）**：八進位 $62_8 = 50_{10} = 110010_2$。
- **除數（Divisor, d）**：八進位 $12_8 = 10_{10} = 001010_2$。

(a) (7分) 回復除法演算法逐步追蹤（課本 Figure 3.8 / 3.10 架構）：
除數固定於 6 位元暫存器（`001010`）；餘數與商數共用 12 位元暫存器 [Remainder | Quotient]，初值高 6 位為 `000000`，低 6 位放被除數 `110010`。
每週期步驟：(1) [Remainder | Quotient] 向左位移 1 位元；(2) Remainder = Remainder - Divisor；(3) 判定：若 Remainder < 0 則執行回復（加回除數）並設商數最低位 $q_0 = 0$；若 Remainder ≥ 0 則不回復並設 $q_0 = 1$。
請完整填寫 6 週期之執行追蹤表，並給出最終的商數（Quotient）與餘數（Remainder）。

請填寫回復除法器 6 週期左移、減法與回復追蹤表格

(b) (3分) 帶符號除法正負號鐵律：寫出 MIPS 硬體除法中連結被除數（D）、除數（d）、商數（q）與餘數（r）之算術等式。並據此求出下列運算之商數與餘數：
(i) $(+23) \div (-5)$ **(ii)** $(-23) \div (+5)$ **(iii)** $(-23) \div (-5)$
請特別說明：為何硬體規範「餘數的符號必須強制與被除數相同」？

請於此區域書寫算術恆等式、三組計算結果與硬體規範理由

[15 分] 第 7 題：16 位元半精度（Half-Precision）數值範圍與 GRS 捨入浮點數加法全步驟【對齊課後習題 3.27, 3.29】

考慮 IEEE 754 標準定義之 16 位元半精度浮點數格式（Half Precision）：
- **符號位元（Sign, S）**：1 bit
- **偏差指數（Exponent, E）**：5 bits，偏差值 $\text{Bias} = 15$（即 Excess-15 系統，真實指數 $e = E - 15$）
- **小數部分（Fraction, F）**：10 bits，正規化尾數具備前導隱含 1（即 $1.F$）

(a) (5分) 數值範圍與精確度邊界（習題 3.27 變種）：
(i) (2分) 寫出該系統所能表示的最小正正規化數（**Smallest Positive Normalized Number**）與最大正正規化數（**Largest Positive Normalized Number**）之二進位位元組模式與十進位數值。
(ii) (1分) 該 16 位元系統之機器微小值（Machine Epsilon, ϵ_{mach}）為多少？
(iii) (2分) 若架構師將指數偏差值改為 $\text{Bias} = 16$（Excess-16），相較於原 Excess-15 系統，其動態範圍（Dynamic Range）與下溢門檻（Underflow Threshold）會產生何種具體變化？

請於此區域書寫數值範圍、機器微小值與 EXCESS-16 比較分析

(b) (10分) 浮點數加法四步驟與 GRS 捨入判定（習題 3.29 變種）：
在該 16 位元半精度系統下手算相加兩數：
• $A = 26.125_{10}$
• $B = 0.4150390625_{10}$
請完整列出標準四步驟推導：
(i) (2分) 將數值 A 與 B 轉為二進位科學記號，並標註各自的 16 位元表示（S, E, F）。
(ii) (2分) 指數對齊（Aligning the binary point）：將較小指數之數向右位移對齊。說明位移量並寫出位移後之尾數。
(iii) (2分) 寫出位移後產生的 保護位元（**Guard bit, G**）、捨入位元（**Round bit, R**） 與 黏滯位元（**Sticky bit, S**） 之具體數值（0 或 1）。
(iv) (2分) 執行尾數相加，檢查是否需正規化（Normalization）。
(v) (2分) 依據 IEEE 754 朝最近偶數捨入原則（**Round to Nearest Even**） 判定是否進位，給出最終 16 位元二進位模式與對應之 4 位數十六進位機器碼。

請於此區域書寫浮點數加法四步驟、GRS 判定與十六進位結果

[10分] 第 8 題：IEEE 754 漸進式下溢（Subnormal）、整數精確度極限與結合律破缺分析【對齊課後習題 3.35, 3.36, 3.37】

探討 IEEE 754 單倍精確度（32-bit Single Precision：1 符號位元、8 指數位元、23 小數位元）之數值極限與計算機代數特性。

(a) (3分) 次正規化數（Subnormal Numbers）與下溢機制（習題 3.35 變種）：
(i) 寫出單倍精確度中最小正正規化數之十進位數值。
(ii) 解釋為何 IEEE 754 需引入指數全為 0 之次正規化數（$0.F \times 2^{-126}$）以達成漸進式下溢（Gradual Underflow）？
(iii) 計算該系統所能表示之絕對最小正非零次正規化數為多少？

請於此區域書寫最小正正規化數、漸進式下溢機制與最小次正規化數

(b) (3分) 連續整數精確度上限（習題 3.36 變種）：
(i) 找出無法被 IEEE 754 單倍精確度浮點數精確表示的最小正整數 N 為何？
(ii) 請以尾數 23 位元與隱含前導 1（共 24 位元有效位數）之結構進行數學證明。

請於此區域書寫最小不可精確表示之正整數與證明過程

(c) (4分) 浮點數結合律破缺（Associative Law Failure，習題 3.37 變種）：
給定三組單倍精確度浮點數變數：$A = 1.0 \times 10^{30}$，$B = -1.0 \times 10^{30}$，$C = 1.0$。
(i) 計算 $(A + B) + C$ 在浮點數運算器中的輸出數值。
(ii) 計算 $A + (B + C)$ 在浮點數運算器中的輸出數值。
(iii) 說明為何兩者計算結果產生歧異？並說明現代編譯器在進行指令重排（Reordering）與自動向量化時，為何預設禁止任意套用結合律最佳化？

請於此區域書寫兩式計算歷程、歧異原因與編譯器策略