Semana 5 -Lección 1

Chavarría-Zamora, Luis Alberto

Paralelismo

ILP

Segmentacio

Pipeline

D 6 .

Ténica de programación e implementación en la que se pretende realizar operaciones simultáneamente, con el fin de reducir tiempos de ejecución, en un procesador.

Existen diferentes tipos de paralelismo:

- Paralelismo a nivel de bit.
- Paralelismo a nivel de instrucciones.
- Paralelismo a nivel de datos.
- Paralelismo a nivel de tareas.
- Paralelismo a nivel de hilos.

Paralelismo a nivel de instrucción

(ILP)

Técnica de paralelismo basada en la ejecución simultánea de instrucciones.

Posee dos enfoques:

Paralelismo por hardware (dinámico) - ejecución

Paralelismo por software (estático) - compilación

Tipos de ILP:

Segmentación Pipeline

Ejecución fuera de orden (OoOE)

VLIW

CPU's superescalares

IF	ID	EX	MEM	WB				
i	IF	ID	EX	MEM	WB			
t .		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
				IF	ID	EX	MEM	WB

0

ILP - Bloque básico

Corresponde a una sección de código secuencial que no presenta ramificaciones (branches) hasta el final del mismo. En un bloque básico, el flujo de control es **secuencial** y no se detiene hasta terminar el bloque.

Tiempo de ejecución en el peor de los casos (WCET)

Tiempo máximo que tarda en ejecutar un código en un hardware específico. Fundamental en sistemas de tiempo real.

- Análisis estático, típicamente.
- x_i puede tener restricciones estructurales y/o dadas por el programador.

Dado un programa con N bloques básicos, donde cada bloque Bi, que posee un tiempo de ejecución máximo c_i , se ejecuta un número de veces x_i , el WCET es:

```
w = 0;
x = x + y;
y = 0;
if(x > z)
{
    y = x;
    x++;
}
else
{
    y = z;
    z++;
}
w = x + z;
```

Source Code



Basic Blocks

$$\sum_{i=1}^{N} c_i \cdot x_i$$

Mejoras ILP mediante Hardware

Técnicas que permiten hacer hardware capaz de procesar mas instrucciones simultáneamente


Segmentación Pipeline. Superescalar.

OoOE. Especulación*.

VLIW. Renombramiento de registros.

Segmentación - Pipeline

Tecnica utilizada en el diseño de CPUs para aumentar el rendimiento, mediante la separacion de las etapas en el proceso de ejecución de una instruccion



El objetivo del dise nador del pipeline es balancear la longitud de cada etapa del pipeline.

 $\frac{\text{Time per instruction on unpipelined machine}}{\text{Number of pipe stages}}$

T'De esta forma se obtiene un speedup te órico de N (número de etapas).

Etapas básicas de un pipeline

- Búsqueda de instrucción (IF): Enviar el PC a memoria, traer nueva instrucción, actualizar el PC.
- Decodificación de instrucción (ID): "Traducción de instrucción", lectura de registros operandos.
- Ejecución /Dir efectiva (Ex): Operaciones en ALU: Memoria efectiva. R-R. R-I.
- Acceso a memoria (MEM): Instrucciones L/S.
- Escritura a registros (WB): Escritura de resultados R-R o instrucciones L/S a banco de registros.

	Ciclo de reloj									
Número de instrucción	1	2	3	4	5	6	7	8	9	
Instrucción i	IF	ID	EX	MEM	WB					
Instrucción i $+1$		IF	ID	EX	MEM	WB				
Instrucción i+2			IF	ID	EX	MEM	WB			
Instrucción i+3				IF	ID	EX	MEM	WB		
Instrucción i+4					IF	ID	EX	MEM	WB	

Ganancia en desempeño

La ganancia en el desempeño debido al pipeline está dada por

$$\begin{split} \text{Speedupfrom pipelining} &= \frac{\text{Average instruction time unpipelined}}{\text{Average instruction time pipelined}} \\ &= \frac{\text{CPI unpipelined} \ \times \text{Clock cycle unpipelined}}{\text{CPI pipelined} \ \times \text{Clock cycle pipelined}} \\ &= \frac{\text{CPI unpipelined}}{\text{CPI pipelined}} \times \frac{\text{Clock cycle unpipelined}}{\text{Clock cycle pipelined}} \end{split}$$

Ventajas

Ventajas y desventajas

Aumenta el rendimiento del CPU.

Brinda determinismo en ejecución de instrucciones.

Desventajas

Etapas e instrucciones lentas afectan el rendimiento general

Mayor complejidad, más hardware.

Latencia es ligeramente mayor.

Riesgos