

Instituto Tecnológico de Costa Rica Área Académica de Ingeniería en Computadores CE4301- Arquitectura de Computadores I Johnny Zaet Agüero Sandí

Taller #4

1- Analice los siguientes aspectos con el comando grep (tome en cuenta que - es para 1 unidad y + es para 8 unidades

```
© johnnyzat@Kak -/Destop/ez-install-simplescalar-op1

roorl@ddiddS7fdidc:-/build/prueba/wattchg7/pruebas# cat diff.txt | grep -E "Total Power Consumption|Int ALU Power|FP ALU Power / Internal Power consumption | Int ALU Power|FP ALU Power / Internal Power Consumption | Int ALU Power|FP ALU Power / Internal Power Consumption | Int ALU Power|FP ALU Power / Internal Power Consumption | Int ALU Power|FP ALU Power / Internal Power Consumption | Int ALU Power|FP ALU Power | Internal Power Consumption | Int ALU Power|FP ALU Power | Internal Power | I
```

Estas diferencias muestran un aumento significativo en el consumo de energía y la potencia de las ALUs cuando se incrementa el número de recursos de 1 a 8. Específicamente, el consumo total de energía se duplica, y la potencia de las ALUs aumenta en varios órdenes de magnitud. Estos datos sugieren que, al aumentar el número de recursos disponibles para cada tipo de unidad funcional, el consumo de energía y la potencia de las ALUs también aumentan de manera significativa, es evidente que hay un costo energético asociado con el aumento de recursos.



Instituto Tecnológico de Costa Rica Área Académica de Ingeniería en Computadores CE4301— Arquitectura de Computadores I Johnny Zaet Agüero Sandí

2- Vuelva a la carpeta de trabajo del taller anterior y ejecute el sim-profile en test con la bandera -iprof

```
iohnnyzaet@Kali: ~/Desktop/ez-install-simplescalar-op1
cont@dd1dd574f1dc:~/build/prueba# ../simplesim-3.0/sim-profile -iprof test sim-profile: SimpleScalar/PISA Tool Set version 3.0 of August, 2003.
Copyright (c) 1994-2003 by Todd M. Austin, Ph.D. and SimpleScalar, LLC.
All Rights Reserved. This version of SimpleScalar is licensed for academic non-commercial use. No portion of this work may be used by any commercial entity, or for any commercial purpose, without the prior written permission of SimpleScalar, LLC (info@simplescalar.com)
 of SimpleScalar, LLC (info@simplescalar.com)
sim: command line: ../simplesim-3.0/sim-profile -iprof test
sim: simulation started @ Sun Oct 15 20:17:12 2023, options follow:
sim-profile: This simulator implements a functional simulator with profiling support. Run with the `-h' flag to see profiling options
available.
                                                               # load configuration from a file
    -config
    -dumpconfig
                                                              # dump configuration to a file
                                                # dump configuration to a file
false # print help message
false # verbose operation
false # enable debug message
false # start in Dlite debugger
1 # random number generator seed (0 for timer seed)
false # initialize and terminate immediately
  seed
                                               raise # initialize and terminate immediately
(null) # restore EIO trace execution from <frame>
<null> # redirect simulator output to file (non-interactive only)
<null> # redirect simulated program output to file
    0 # simulator scheduling priority
    0 # maximum number of inst's to execute
false # enable all profile options
false # enable instruction class profiling
true # enable instruction profiling
    -chkpt
    -redir:sim
    -redir:prog
 max:inst
all
  iprof
                                                    true # enable instruction profiling
                                                 false # enable branch instruction profiling
false # enable branch instruction profiling
false # enable address mode profiling
false # enable load/store address segment profiling
false # enable text symbol profiling
  brprof
  amprof
  segprof
  tsymprof
                                                false # enable text address profiling
false # enable data symbol profiling
false # include compiler-internal symbols during symbol profiling
<null> # profile stat(s) against text addr's (mult uses ok)
  taddrprof
  dsymprof
  im: ** starting functional simulation **
  |=4 (int)x=12 (int)y=29
|=144
  =841
  =6
=36
  =144.000000
=44 x=12.000000 (int)x=12 y=29.000000 (int)y=29
|= 16 x = 11.700001 y = 23.400000
 sim: ** simulation statistics **
sim_num_insn 52:
                                                               52365 # total number of instructions executed
                                     52365 # total number of loads and stores executed

15894 # total number of loads and stores executed
  im_num_refs
  im_elapsed_time 1 # total simulation time in seconds
im_inst_rate 52365.0000 # simulation speed (in insts/sec)
 im inst rate
 # instruction profile
sim_inst_prof.bucket_size = 1
```

Al combinar el perfil de instrucciones con un análisis de potencia, se obtiene una visión completa de cómo el código afecta el consumo de energía. Esta información es invaluable para optimizar tanto el software como el hardware en términos de rendimiento y eficiencia energética.



Instituto Tecnológico de Costa Rica Área Académica de Ingeniería en Computadores CE4301— Arquitectura de Computadores I Johnny Zaet Agüero Sandí

3- Utilizando el simulador Wattch, realice los casos que ejecutó en el taller anterior y contraste los resultados con la teoría.

```
iohnnyzaet@Kali: ~/Desktop/ez-install-simplescalar-op1

5b324396f: ~/build/prueba# clear
5b324396f: ~/build/prueba# ./wattchg7/sim-outorder -issue:inorder -res:fpalu 1 -res:imult 1 -res:ialu 1 -res:fpmult 1
mpoort 2 test1 &> sim_inorder_wattch_1.txt
5b324396f: ~/build/prueba# ./wattchg7/sim-outorder -issue:inorder -res:fpalu 4 -res:imult 1 -res:ialu 4 -res:fpmult 1
mpoort 2 test1 &> sim_inorder_wattch_2.txt
5b324396f: ~/build/prueba# ./wattchg7/sim-outorder -res:fpalu 1 -res:imult 1 -res:fpmult 1 -res:memport 2
>> sim_outorder_wattch_1.txt
5b324396f: ~/build/prueba# ./wattchg7/sim-outorder -res:fpalu 4 -res:imult 1 -res:ialu 4 -res:fpmult 1 -res:memport 2
>> sim_outorder_wattch_2.txt
5b324396f: ~/build/prueba# diff -u sim_inorder_wattch_1.txt sim_inorder_wattch_2.txt &> diff_inorder_wattch.txt
5b324396f: ~/build/prueba# diff -u sim_outorder_wattch_1.txt sim_outorder_wattch_2.txt &> diff_outorder_wattch.txt
5b324396f: ~/build/prueba# diff -u sim_outorder_wattch_1.txt sim_outorder_wattch_2.txt &> diff_outorder_wattch.txt
```

A pesar de que teóricamente la ejecución fuera de orden debería ofrecer un mejor rendimiento que la ejecución en orden, en los resultados que analizamos, las diferencias son mínimas. Esto puede deberse a que el programa de prueba no tiene suficientes instrucciones que se beneficien significativamente de la ejecución fuera de orden.

Aumentar las unidades de fpalu y ialu tuvo un impacto mínimo en el rendimiento y la potencia, lo que indica que el programa de prueba puede no estar utilizando intensivamente estas unidades o que ya estaba saturado con una unidad.

4- Utilice el simulador sim-cache

```
sim: command line: ../simplesim-3.0/sim-cache test
sim: simulation started @ Mon Oct 16 04:49:15 2023, options follow:
sim-cache: This simulator implements a functional cache simulator. Cache
statistics are generated for a user-selected cache and TLB configuration,
which may include up to two levels of instruction and data cache (with any
levels unified), and one level of instruction and data TLBs. No timing
information is generated.
                                      # load configuration from a file
# -config
# -dumpconfig
                                      # dump configuration to a file
# -h
                              false # print help message
                              false # verbose operation
 - v
                              false # enable debug message
  -d
                              false # start in Dlite debugger
  -i
                                   1 # random number generator seed (0 for timer seed)
 seed
                              false # initialize and terminate immediately
 -q
                             <null> # restore EIO trace execution from <fname>
  -chkpt
                             <null> # redirect simulator output to file (non-interactive only)
 -redir:sim
  -redir:prog
                             <null> # redirect simulated program output to file
                                   0 # simulator scheduling priority
 -nice
                                   0 # maximum number of inst's to execute
 -max:inst
 cache:dl1
                     dl1:256:32:1:1 # l1 data cache config, i.e., {<config>|none}
                     dl1:256:32:1:1 # 11 data cache config, i.e., {<config>|none}
ul2:1024:64:4:1 # 12 data cache config, i.e., {<config>|none}
il1:256:32:1:1 # 11 inst cache config, i.e., {<config>|dl1|dl2|none}
dl2 # 12 instruction cache config, i.e., {<config>|dl2|none}
itlb:16:4096:4:1 # instruction TLB config, i.e., {<config>|none}
dtlb:32:4096:4:1 # data TLB config, i.e., {<config>|none}
false # flush caches on system calls
 cache:dl2
 cache:il1
 cache:il2
 tlb:itlb
 tlb:dtlb
 flush
```



Instituto Tecnológico de Costa Rica Área Académica de Ingeniería en Computadores CE4301— Arquitectura de Computadores I Johnny Zaet Agüero Sandí

¿Cuál es el numeró de desaciertos en las caches L1 y L2?

Cache L1 de datos (dl1): 663 desaciertos Cache L2 unificada (ul2): 837 desaciertos

5- Modifique los parámetros de la jerarquía de memoria (dimensiones de cache, políticas de reemplazo, etc) y observe como afectan los resultados obtenidos con respecto a la configuración por defecto.

```
root@6105b324396f:~/build/prueba# ../simplesim-3.0/sim-cache -cache:dl1 dl1:512:32:1:l test &> sim_cache_dl1_size.txt
root@6105b324396f:~/build/prueba# ../simplesim-3.0/sim-cache -cache:dl1 dl1:256:32:2:l test &> sim_cache_dl1_assoc.tx
t root@6105b324396f:~/build/prueba# ../simplesim-3.0/sim-cache -cache:dl1 dl1:256:32:1:f test &> sim_cache_dl1_fifo.txt
root@6105b324396f:~/build/prueba# ../simplesim-3.0/sim-cache -cache:dl2 ul2:2048:64:4:l test &> sim_cache_ul2_size.tx
t
root@6105b324396f:~/build/prueba# ../simplesim-3.0/sim-cache -cache:dl2 ul2:1024:64:8:l test &> sim_cache_ul2_assoc.t
xt
root@6105b324396f:~/build/prueba# ls
diff_inorder_wattch.txt sim_cache_dl1_assoc.txt sim_cache_ul2_size.txt sim_outorder_wattch_2.txt test1
diff_outorder_wattch.txt sim_cache_dl1_fifo.txt sim_inorder_wattch_1.txt test
dimpfile.txt sim_cache_dl1_size.txt sim_inorder_wattch_2.txt test-fmath.c
sim_cache.txt sim_cache_ul2_assoc.txt sim_outorder_wattch_1.txt test-long.c
root@6105b324396f:~/build/prueba#
```

En todos los archivos, los resultados de desaciertos y tasas de desacierto para las caches L1 y L2 parecen ser consistentes. Esto es sorprendente, ya que se esperaría que al modificar diferentes características de las memorias, habría algún cambio en el rendimiento. Es importante recordar que el rendimiento de la cache puede variar dependiendo de la naturaleza del programa que se está ejecutando. Por lo tanto, aunque estas modificaciones no mostraron cambios en este caso particular, podrían tener un impacto en otros escenarios o programas

Tamaño de Cache L1 (sim_cache_dl1_size.txt): Al aumentar el tamaño de la cache L1, se esperaría que se redujera el número de desaciertos, ya que hay más espacio para almacenar datos. Sin embargo, si el programa accede a un conjunto de datos relativamente pequeño que ya cabe en la cache original, el aumento del tamaño podría no tener un impacto significativo.

Asociatividad de Cache L1 (sim_cache_dl1_assoc.txt): Al aumentar la asociatividad, se espera mejorar la flexibilidad en la ubicación de los bloques en la cache. Esto puede reducir los desaciertos en ciertos escenarios, pero nuevamente, si el patrón de acceso del programa no se beneficia de la mayor asociatividad, es posible que no se observe un cambio significativo.

Política de Reemplazo FIFO (sim_cache_dl1_fifo.txt): Cambiar la política de reemplazo puede afectar cómo se seleccionan los bloques para ser reemplazados en la cache. FIFO puede no ser la política óptima para todos los patrones de acceso, y esto podría explicar por qué no se observan mejoras significativas.

Tamaño y Asociatividad de Cache L2: Las modificaciones en la cache L2 también pueden no mostrar cambios significativos si la mayoría de los accesos son satisfechos por la cache L1 o si el patrón de acceso no se beneficia de las modificaciones realizadas.