

Práctica 2

Principios del ISA, Amdahl y Flynn

Fecha de asignación: 6 de marzo de 2020

Profesor: Luis Chavarría Zamora

Para cada uno de los ejercicios a continuación, realice los cálculos y demostraciones necesarias, para llegar a la solución correcta.

1. La siguiente es una descripción de una implementación paralela:

Este arreglo corresponde a una distribución homogénea de unidades de procesamiento de datos llamadas células o nodos. Cada nodo calcula independientemente un resultado parcial como una función de los datos recibidos, los nodos operan sobre un único set de datos, a la vez

Con base en la descripción anterior como se puede clasificar la implementación según la taxonomía de Flynn. Justifique, su respuesta.



2. Mencione las limitaciones y simplificaciones que toma en cuenta la ley de Amdahl.



3. Suponga que en un programa el 0.2% no es paralelizable, ahora, dicho programa corre en una super computadora que posee 2 600 000 núcleos, y que estos funcionan a la misma velocidad sin ninguna penalidad ¿Cuál es la mejora (*Speedup*) empleando 24, 1024, 1048576, 2097152 núcleos?



4. Respecto al programa anterior suponga que ahora existen 2 implementaciones que I_1 e I_2 que implican una penalización en la paralelización de $P_1(n) = 0,002n$ y $P_2(n) = 0,004 \log_2(n)$ respectivamente, donde n corresponde al número de núcleos. Determine el número de núcleos en el cual se hace máximo la mejora (*Speedup*).



5. Suponga que la sección paralelizable de un programa puede ser mejorado de tres diferentes maneras:


- a) Mejora X brinda *Speedup* de 30.
- b) Mejora Y brinda *Speedup* de 20.
- c) Mejora Z brinda *Speedup* de 15.

En la arquitectura empleada sólo es posible tener una mejora activa a la vez.

Basado en lo anterior cómo es posible plantear la Ley de Amdahl para manejar múltiples mejoras activas una a la vez.


Empleando esta generalización como se podría obtener un *Speedup* total de 15, si las mejoras X y Z sólo pueden estar activas un 30 % del tiempo.



6. Un set de instrucciones está constituido por un ancho de palabra de 32 bits, existen instrucciones de 0, 1 y 2 operandos, los operandos tienen un tamaño de 6 bits, si ya existen 5 instrucciones de 2 operandos y 33 instrucciones de 0 operandos. ¿Cuál es el número máximo de instrucciones de 1 operando que se pueden codificar con dicho ancho de palabra? 
7. En el siguiente diagrama se muestran los contenidos de la memoria:

0xDEAD	16
0xDEAF	32

Si se requiere hacer un programa de ensamblador que pueda sumar, y multiplicar los contenidos en dichas posiciones de memoria, y guardar los resultados de la suma en 0xDEAD y de la multiplicación en 0xDEAF, proponga:

- a) ¿Cómo sería tal programa en una arquitectura LOAD/STORE? 
- b) ¿Cómo sería tal programa en una arquitectura REG/MEM?

