Chavarría-Zamora, Luis Alberto

Lección Anterior

Clasificación de un ISA

Clases de ISA

Stack

Acumulado

Registro-Memo

Registro-R

Eiercicio

Direccionamiento

ac memor

Endianness

Alineamier

direcciona

miento

Modos de

Referencias

# Arquitectura de Computadores I: Principios del ISA

Luis Alberto Chavarría-Zamora

**ITCR** 

lachavarria@tec.ac.cr

10 de agosto de 2023

#### Chavarría-Zamora, Luis Alberto

Lección Anterior

Clasificad

Clases de IS

Clases de 15

Stack

Acumulado

registro im

Eigreicia

Direccionamien

de memoria

Endianness

Alineamient

Modos de direcciona

Modos de

Referenc

#### Contenido

- 1 Lección Anterior
- 2 Clasificación de un ISA
- 3 Clases de ISA Stack

Acumulador Registro-Memoria Registro-Registro

Ejercicio

- Direccionamiento de memoria Endianness Alineamiento
- **5** Modos de direccionamiento
- 6 Referencias

Zamora, Luis Alberto

Lección Anterior

Modos de

### Lección Anterior ¿Qué vimos?

- 1) ¿Qué es una arquitectura de Von Neumann?
- ¿Qué es una arquitectura de Harvard?
- Qué diferencia hay entre una arquitectura y otra?
- ¿Existe alguna alternativa que tenga los dos beneficios?
- Tipos de operandos.
- 6 Complejidad de instrucciones (RISC vs CISC)

Alberto

Clasificación de un ISA

## Arquitectura **ISA**

#### Componentes de un set de instrucciones:

- Clase de ISA: Acceso a memoria / uso de operandos:
  - Registro-Memoria: x86.
  - Load / Store: ARM / MIPS.
  - Direccionamiento de memoria: endianness, alineamiento.
- Modos de direccionamiento.
- Operaciones.
- Control de flujo.
- Decodificación.

Chavarría-Zamora, Luis Alberto

Lección

de un ISA

Clases de ISA

Stack

Acumulado

Registro-Memo

Registro-Regist Ejercicio

Direccionamient

de memoria

Alineamient

Modos de direcciona

Modos de

Referencias


#### Clases de ISA

El almacenamiento interno en un procesador es la forma más básica de diferenciación. Las cuatro clasificaciones más importantes son:

- Stack.
- Acumulador.
- Registro-Memoria.
- Registro-Registro.

## Stack

En la clase Stack, los operandos se encuentran en una *única pila*. Para realizar las operaciones se deben insertar los operandos (*push*) y luego extraer el resultado (*pop*). Los va extrayendo del *Top of Stack Register* (TOS).



Stack: Eiemplo

Suponga la operación: A = B + C.

```
push B; // insertar operando 1 hacia latch ALU
push C; // insertar operando 2 hacia latch ALU
add; //suma
```

pop A; //extraer resultado del TOS hacia A

Los operandos están implícitos en el TOS (no se definen/nombran explícitamente).

Chavarría-Zamora, Luis Alberto Clases de ISA Stack

Lección

Clasificació de un ISA

Clases de IS

Stack

Acumulador

Registro-Memo

Registro-Regist

Eioreicio

Direccionamient

. .

Englanness

Alineamient

Modos d

miento

Modos de direccionamient

Referencias

Chavarría-Zamora, Luis Alberto

Clases de ISA

Stack: Ejemplo

Stack

Modos de

Suponga la operación: A = B + C.

Chavarría-Zamora, Luis Alberto

Lección Anterio

de un ISA

Clases de IS

Stack

. . . .

Acumulador

- -

Registro-

Eiercicio

Direccionamient

\_\_\_\_

. . . . . .

Alineamien

Modos

miento

Modos de direccionamient

Referencias

# Clases de ISA

#### Acumulador

En las arquitecturas con acumulador, un operando se encuentra **implícito** en el acumulador y el otro se encuentra **explícito** en memoria.


Suponga la operación: A = B + C.

```
Load B; // Carga B en el acumulador.
```

Add C; // Suma C al operando implícito en memoria.

Store A; //Almacena en memoria el resultado.

Uno de los operandos es explícito ( $\mathbf{C}$ ) y el otro implícito cargado previamente desde  $\mathbf{B}$ .



Chavarría-Zamora, Luis Alberto

Clases de ISA Acumulador: Ejemplo

Acumulador

Modos de

Suponga la operación: A = B + C.

Chavarría-Zamora, Luis Alberto

Lección Anterior

de un ISA

Clases de IS

Stack

#### Acumulador

Registro-Memor

Registro-Registro

Ejercicio

#### Direccionamient

ac mem

Englanness

Alineamien

Modos o

miento

Modos de

Referencias

## Clases de ISA

Acumulador: Ejemplo


### Registro (registro-memoria)

En esta arquitectura se cuenta con registros de propósito general (GPRs). Uno de los operados corresponde a un GPR y el otro proviene directamente de memoria.

Suponga la operación: A = B + C.

Load R1, B;//Cargar B en GPR R1
Add R3, R1, C;//Sumar R1 con C (dir. memoria)
Store R3, A;//Almacenar resultado en A (dir. memoria).

Ambos operandos son explícitos. La mayoría de arquitecturas CISC utilizan esta clase.



Chavarría-Zamora, Luis Alberto Clases de ISA

Registro (registro-memoria)

Lección

Clasificació

de un ISA

Stack

Acumulado

Registro-Memoria

Registro-Registr

Registro-Regis Ejercicio

Direccionamiento

Endianness

Alineamient

direcciona

Modos de

Referencias

Suponga la operación: A = B + C.

Chavarría-Zamora, Luis Alberto Clases de ISA

Registro (registro-memoria)

Lección

Clasificació de un ISA

Classe de IS

C. I

. . . . . .

Registro-Memoria

Registro-Registr

Eioreicio

Direccionamient

ac mem

Endianness

Modos d


direccion

Modos de

. .

## Registro-Registro

Una arquitectura de la clase registro-registro no realiza operaciones directamente desde memoria, sino que las realiza enteramente con operandos en registros de propósito general.





Suponga la operación: A = B + C.

Load R1, B;// Cargar B en GPR R1

Load R2, C;// Cargar C en GPR R2

Add R3, R1, R2;//Sumar R1 con R2 y almacena en R3.

Store R3, A;//Almacenar resultado en A (dir. memoria).

Ambos operandos son explícitos. La mayoría de arquitecturas CISC utilizan esta clase.

Zamora, Luis Alberto

Clases de ISA Registro-Registro

Registro-Registro

Suponga la operación: A = B + C.

Chavarría-Zamora, Luis Alberto Clases de ISA Registro-Registro

Lección Anterior

Clasificació de un ISA

Classe de IS

Clases

Acumulador

Registro-Memo

Registro-Registro

Eioreicio

Direccionamient

de memo

Endianness

Alineamient

Modos d

miento

Modos de direccionamient

Referencias

Chavarría-Zamora, Luis Alberto

Registro-Registro

## Clases de ISA

Comparación

Tipo de Implementación	Ventajas	Desventajas	
Tipo de implementación	,	Desventajas	
Stack	Simplicidad de evalua-	No se ordena fácilmente	
Calcin	ción de expresiones.		
	Facilidad de implementa-	Stack es bottleneck.	
	ción	Stack es Dottieneck.	
		Acumulador es almace-	
Acumulador	Instrucciones pequeñas	namiento temporal, aso-	
		ciado con tráfico alto.	
	Generación de código	Todos los operandos de-	
GPR		ben ser nombrados pre-	
	sencilla	viamente	
	Los datos se mantienen		
	por largos períodos de		
	tiempo		

Chavarría-Zamora, Luis Alberto

Ejercicio Clases de ISA

Ejercicio

Direccionamiento

Modos de

#### Ejercicio

Represente el siguiente código como instrucciones de bajo nivel en cada una de las diferentes clases descritas anteriormente (para resta se usa la operación sub):

a=a+a:

c=a-b:

c=c-a;

#### Direccionamiento de memoria


Independientemente de la arquitectura (reg-reg, reg-mem. etc) se debe tener una forma de interpretar y especificar las direcciones de memoria. Existen diferentes formas de acceder a una dirección:


#### **Endianness**

Existen dos formas de ordenar los bytes en una direccion memoria (*Endianness*) (también se conoce *byte ordering*):

- Little Endian: Ordena el byte menos significativo en la dirección más pequeña de la palabra (doble palabra).
- Big Endian: Ordena el byte más significativo en la direccion más pequeña de la palabra (doble palabra).

Nivel de byte (8 bits)
Nivel de media palabra (16 bits)
Nivel de palabra / word (32 bits)
Nivel de doble palabra (64 bits)





Lección 2 Chavarría-Zamora, Luis Alberto

Semana 3 -

ón de

Lección

Clasificaci

Clases de IS

\_

Acumulado

Registro-Memo

Registro-Registr

Eiercicio

Direccionamiento

de memori

Endianness

Alineamient

Modos d

miento

Modos de

direccionamient

Deferencies

Alberto

Lección

de un ISA

Clases de ISA

Stack Acumulador

Registro-Mem

Kegistro-Kegist Eiercicio

Direccionamient

de memoria

Alineamien

Modos de direcciona miento

Modos de direccionamient

Referencias

## Ejercicio Endianness

#### Ejercicio

Represente los siguiente objetos en memoria en *Little* y *Big Endian* a nivel de byte.

- 1. 0x12345678
- 2. 0x87654321
- 3. 0x78563412
- 4. 0x21436587

#### Alineamiento de memoria

Surge como una limitación de los procesadores modernos.

CPUs son mas eficientes cuando las direcciones de memoria son múltiplos del tamaño del dato (byte, KB, etc).

Algunos lenguajes de programación modernos esconden esta limitación al programador.

			Value of	f 3 low-ord	er bits of by	te address		
Width of object	0	1	2	3	4	5	6	7
1 byte (byte)	Aligned	Aligned	Aligned	Aligned	Aligned	Aligned	Aligned	Aligned
2 bytes (half word)	Alig	Aligned Align		ied	Aligned		Aligned	
2 bytes (half word)		Misa	ligned	Misal	igned	Misali	gned	Misaligned
4 bytes (word)	Aligned					Aligned		
4 bytes (word)	Misal			igned	Misaligned			
4 bytes (word)				Misal	igned		Misal	igned
4 bytes (word)					Misa	ligned		Misaligned
8 bytes (double word)		Aligned						
8 bytes (double word)		Misaligned						
8 bytes (double word)					Misa	ligned		
8 bytes (double word)						Misaligned		
8 bytes (double word)						Misa	ligned	
8 bytes (double word)							Misaligned	
8 bytes (double word)							Misa	ligned
8 bytes (double word)								Misaligned

Chavarría-Zamora, Luis Alberto

Alineamiento

# Alineamiento de memoria

Chavarría-Zamora, Luis Alberto


Alineamiento

Modos de

#### Alineamiento de memoria

Problemas con accesos no alineados:

- CPU requiere más accesos a memoria.
- Manipulación extra es necesaria.
- Penalización de desempeño (dinero y memoria).



Zamora, Luis Alberto

Lección

de un ISA

Clases de IS

Stack

Acumulado

Registro-Memo

Registro-Regist

Eioreicio

Direccionamient

Endianness

\_\_\_\_\_

Alineamiento

Modos de

miento

Modos de direccionamient

Referencias

# Alineamiento de memoria Ejemplo

#### Ejemplo

Represente el alineamiento en memoria para x86 de la siguiente estructura y mejore su orden para un mejor alineamiento.

```
struct:
char a;
short a1;
char b1;
float b;
int c;
char e;
double f;
```

Data Type	32-bit (bytes)	64-bit (bytes)
char	1	1
short	2	2
int	4	4
long	8	8
float	4	4
double	8	8
long long	8	8
long double	4	16
Any pointer	4	8

Table1: typical alignment requirements for data types on 32-bit and 64-bit Linux\* systems as used by the Intel® C++ Compiler



Variable Padding

Chavarría-Zamora, Luis Alberto Ejemplo

Lección

de un ISA

Classe de IS

Clases de I

Stack

Acumulador

Registro-Memo

Registro-Registr

Eiercicio

Direccionamient

de memo

Endianness

Alineamiento

Modos d

miento

Modos de direccionamien

Referencias


Zamora, Luis Alberto

Registro-Registro

Alineamiento

Modos de

## **Ejemplo**



Char a: 0x7ffec9734180

Short al: 0x7ffec9734182

Char b1: 0x7ffec9734184

Float b: 0x7ffec9734188

Int c: 0x7ffec973418c

Char e: 0x7ffec9734190

Double f: 0x7ffec9734198

Enlace con código en C

#### Modos de direccionamiento

Los modos de direccionamiento se refiere a la forma en que las arquitecturas **especifican** la dirección de un objecto que van a acceder.

 Dirección efectiva: El valor final de dirección especificado por el modo de direccionamiento.

A mayor cantidad de modos de direccionamiento  $\rightarrow$  mayor complejidad (CISC).

A menor cantidad de modos de direccionamiento  $\rightarrow$  menor complejidad (RISC).

Múltiples modos de direccionar datos dentro de una

instrucción:

Addressing mode	Example instruction	Meaning	When used
Register	Add R4,R3	Regs[R4] ← Regs[R4] + Regs[R3]	When a value is in a register.
Immediate	Add R4,#3	$Regs[R4] \leftarrow Regs[R4] + 3$	For constants.
Displacement	Add R4,100(R1)	$\begin{array}{l} Regs [R4] \leftarrow Regs [R4] \\ + \ Mem [100 + Regs [R1]] \end{array}$	Accessing local variables (+ simulates register indirect, direct addressing modes).
Register indirect	Add R4,(R1)	Regs[R4] ← Regs[R4] + Mem[Regs[R1]]	Accessing using a pointer or a computed address.
Indexed	Add R3,(R1 + R2)	$\begin{array}{l} Regs[R3] \leftarrow Regs[R3] \\ + \ Mem[Regs[R1] \ + \ Regs[R2]] \end{array}$	Sometimes useful in array addressing: R1 = base of array; R2 = index amount.
Direct or absolute	Add R1,(1001)	$\begin{array}{c} Regs[R1] \; \leftarrow \; Regs[R1] \\ + \; Mem[1001] \end{array}$	Sometimes useful for accessing static data; address constant may need to be large.
Memory indirect	Add R1,@(R3)	Regs[R1] $\leftarrow$ Regs[R1] + Mem[Mem[Regs[R3]]]	If R3 is the address of a pointer p then mode yields op.
Autoincrement	Add R1,(R2)+	Regs[R1] ← Regs[R2] Useful for stepping th + Mem[Regs[R2]] within a loop. R2 poin Regs[R2] ← Regs[R2] + d array; each reference R2 by size of an elem	
Autodecrement	Add R1, -(R2)	$\begin{array}{l} \operatorname{Regs}[\operatorname{R2}] \; \leftarrow \; \operatorname{Regs}[\operatorname{R2}] \; - \; d \\ \operatorname{Regs}[\operatorname{R1}] \; \leftarrow \; \operatorname{Regs}[\operatorname{R1}] \\ + \; \operatorname{Mem}[\operatorname{Regs}[\operatorname{R2}]] \end{array}$	Same use as autoincrement. Autodecrement/-increment can also act as push/pop to implemen a stack.
Scaled	Add R1,100(R2)[R3]	$\begin{aligned} & \operatorname{Regs}[R1] \leftarrow \operatorname{Regs}[R1] \\ & + \operatorname{Mem}[100 + \operatorname{Regs}[R2] \\ & + \operatorname{Regs}[R3] * d \end{aligned}$	Used to index arrays. May be applied to any indexed addressing mode in some computers.

Zamora, Luis Alberto

Lección Anterior

de un ISA

Clases de ISA

Stack

Acumulador

Registro-Memoria

Registro-Registro

Ejercicio

Direccionamiento

de memoria

Endianness

Alineamiento

Modos de

direcciona-

Modos de direccionamiento

Referencias

Modos de direccionamiento

Zamora, Luis

Alberto

Modos de direccionamiento

## Modo Registro

Cuando los operandos se encuentran en **registros**.

Ejemplo:

Add R4, R3

Alberto

Modos de direccionamiento

## Modo Inmediato

Modo utilizado para referenciar operaciones con **constantes**.

Ejemplo:

Add R4, #3

Alberto

Lección Anterior

de un ISA

Clases de 15A

Stack

cumulador

Registro-Regist

Ejercicio

Direccionamient

Endianness

Alineamient

direcciona miento

> Modos de direccionamiento

Referencias

## Desplazamiento

El dato referencia se encuentra en la posición de memoria dada por la suma de una base (un inmediato) + un registro.

Ejemplo:

Add R4, 200(R1)

Alberto

Lección Anterior

de un ISA

Clases de IS/

Stack

Acumulador

Registro-Mem

Registro-Registr

Ejercicio

Direccionamient

de memoria

Endianness

Modos de direcciona

Modos de direccionamiento

Referencias

## Registro Indirecto

La dirección se determina por el contenido de un registro. Útil para utilizar punteros.

Ejemplo:

Add R4, (R1)

Zamora, Luis Alberto

Modos de direccionamiento

### Indexado: Base + índice

La dirección se calcula como la suma de un registro base + un registro índice. Utilizado para direccionar arreglos. Ejemplo:

Add R4, (R1 + R2)

Zamora, Luis Alberto

Modos de direccionamiento

### Directo o Absoluto

La dirección efectiva se referencia directamente. Útil para acceder datos estáticos. Ejemplo:

Add R4, (1001)

Zamora, Luis Alberto

Modos de direccionamiento

#### Indirecto a Memoria

La dirección efectiva se calcula como el contenido de otra dirección de memoria. Ejemplo:

Add R4,0(R1)

Zamora, Luis Alberto

Lección

de un ISA

Clases de IS

Stack

Acumulad

Registro-Memo

Registro-Regis

Ejorcicio

Direccionamient

\_\_\_\_

Alinoamion

Ailleailleil

direcciona

Modos de direccionamiento

Referencias

## Direccionamiento de memoria

Zamora, Luis Alberto

Modos de direccionamiento

#### Direccionamiento de memoria x86

Al ser CISC permite operaciones que involucren memoria (ADD, MUL, etc).

Se emplean los registros base, punteros, y se pueden dar escalamientos y desplazamientos

```
EBX, [MY TABLE]; Effective Address of MY TABLE in EBX
[EBX], 110 ; MY TABLE[0] = 110
```

Zamora, Luis Alberto

# Direccionamiento de memoria

Lección Anterior

de un ISA

Clases de IS

Stack
Acumulador
Registro-Memo

Registro-Memoria Registro-Registro Ejercicio

Direccionamiento de memoria

Alineamient

Modos de direccionamiento

Modos de direccionamiento

Referencias

Define 3 modos "básicos" de direccionamiento.

- Offset mode: El acceso a memoria esta dado por el valor del(os) registro(s) base y permite operaciones de desplazamiento.
- 2 Indexmode: Los registros base son modificados antes (pre-index) o después (post-index) del acceso a memoria.
- **3** PC-relative(literal): se indica PC+X donde X es un literal < *label* >.

Zamora, Luis Alberto

# Direccionamiento de memoria

Offset mode.

 Example instruction
 Description

 LDR X0, [X1]
 Load from the address in X1

 LDR X0, [X1, #8]
 Load from address X1 + 8

 LDR X0, [X1, X2]
 Load from address X1 + X2

 LDR X0, [X1, X2, L5L, #3]
 Load from address X1 + (X2 << 3)</td>

 LDR X0, [X1, W2, SXTW]
 Load from address X1 + sign\_extend(W2)

 LDR X0, [X1, W2, SXTW, #3]
 Load from address X1 + (sign\_extend(W2) << 3)</td>

Anterior

de un ISA

Clases de IS

Stack

Acumulador Registro-Memor

Registro-Regist Eiercicio

Direccionamient

de memoria

Endianness

Alineamien

direcciona miento

Modos de direccionamiento

Referencias

Zamora, Luis Alberto

Lección

Clasificació de un ISA

Classe de IS

Stack

Acumulador

Registro-Regist

Fiercicio

Direccionamiento

de memoria

Endianness Alineamient

Modos de direcciona

Modos de direccionamiento

Referencias

# Direccionamiento de memoria

#### Index mode.

Example instruction	Description
LDR X0, [X1, #8]!	Pre-index: Update X1 first (to X1 + #8), then load from the new address
LDR X0, [X1], #8	Post-index: Load from the unmodified address in X1 first, then update X1 (to X1 + $\#8$ )
STP X0, X1, [SP, #-16]!	Push X0 and X1 to the stack.
LDP X0, X1, [SP], #16	Pop X0 and X1 off the stack.

Zamora, Luis Alberto

Modos de direccionamiento

#### Direccionamiento de memoria arm64

## PC-relative (literal)

Example instruction	Description
LDR WO, <label></label>	Load 4 bytes from <label> into W0</label>
LDR XO, <label></label>	Load 8 bytes from <label> into X0</label>
LDRSW XO, <1abe1>	Load 4 bytes from <label> and sign-extend into X0</label>
LDR SO, <label></label>	Load 4 bytes from <label> into S0</label>
LDR DO, <label></label>	Load 8 bytes from <label> into D0</label>
LDR QO, <label></label>	Load 16 bytes from <label> into Q0</label>

Chavarría-Zamora, Luis Alberto

Lección Anterior

Clasificación de un ISA

Clases de ISA

Stack

Registro-Memoria Registro-Registro

Direccionamient

Endianness

Alineamiento

direccionamiento

Modos de direccionamiento

Referencias

### Referencias



J. Hennesy y D. Patterson (2012)

Computer Architecture: A Quantitative Approach. 5th Edition. Elsevier – Morgan Kaufmann.



J. González y R. García (2019)

Notas de clase de los profesores: Jeferson González y Ronald García.

ARMv8-A Architecture Reference Manual

Intel® 64 and IA-32 architectures software developer's manual combined volumes: 1, 2A, 2B, 2C, 2D, 3A, 3B, 3C, 3D, and 4