



## ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ 2

### 3<sup>η</sup> Εργαστηριακή Άσκηση


Γκότσης Βασίλης 3206

Πρίφτη Ιωάννης 3321

Στις παρακάτω εικόνες φαίνεται το κύκλωμα του συσσωρευτή(από το δεύτερο εργαστήριο) σε συνδυασμό με την NewLCD όπως ακριβώς δίνεται στην εκφώνηση και με τα αντίστοιχα pin συνδεδεμένα:




Αντίστοιχα, συμπληρώσαμε και τις θέσεις μνήμης τις οθόνης όπως ακριβώς αναγράφεται στην εκφώνηση, φαίνεται στην παρακάτω εικόνα:



### Υπολογισμός Ακολουθίας Fibonacci

Αρχικά ξεκινήσαμε φτιάχνοντας έναν πολυπλέκτη 2 σε 1 με εξίσωση  $Y = (Select * A0) + (Select * A1)$ , όπως φαίνεται στην παρακάτω εικόνα:



Ο λόγος που φτιάξαμε τον πολυπλέκτη είναι για να μπορούμε να τον προσθέσουμε στον καταχωρητή των 8bit έτσι ώστε να μπορούμε να επιλέγουμε ανάμεσα σε παράλληλη φόρτωση είτε δεξιά ολίσθηση των δεδομένων.


Ο καταχωρητής αποτελείται από 8 πολυπλέκτες 2σε1 και από 8 d-ff.

Οι πολυπλέκτες έχουν μια κοινή γραμμή επιλογής του ενός bit (parallel\_or\_serial)

Βάζοντας parallel\_or\_serial=0 αυτό που επιτυγχάνουμε είναι να γίνεται παράλληλη φόρτωση από τις εισόδους I[7..0] ενώ όταν βάζουμε parallel\_or\_serial=1 επιτυγχάνουμε την δεξιά ολίσθηση των περιεχομένων του καταχωρητή και ταυτόχρονα εισάγει την τιμή της εισόδου Serial\_Input.

Ο καταχωρητής έχει τις εξόδους Q[7..0] και Q\_Next(όπου  $Q\_Next = Q[0]$ , η οποία είναι ουσιαστικά η Q0 την οποία και προσθέσαμε για να φαίνεται πιο καθαρά στο κύκλωμα)

Την Q\_Next την βάλαμε για τον λόγο ότι θέλουμε να ολισθαίνει σειριακά και στον δεύτερο καταχωρητή τις τιμές που περιέχει, όπως φαίνεται στις παρακάτω εικόνες:



Quartus II 64-Bit - D:/ALTERA/lab3/my\_third\_lab - my\_third\_lab

File Edit View Project Assignments Processing Tools Window Help

my\_third\_lab

Project Navigator

- mux\_4\_1.bdf
- my\_register.bdf
- AccumulatorLCD.bdf
- Fibonacci.bdf
- FA.bdf
- ADDER\_8\_8\_NEW\_VWF.vwf
- my\_mux\_2\_1.bdf
- MY\_REG\_NEW\_VWF.vwf
- TEMP.vwf
- LCD.hex

Tasks

Flow: Completion Customize...

Tasks

- Complete Design
- Analysis & Synthesis
- Fitter (Place & Route)
- Assembler (Generate Bitstream)
- TimeQuest Timing
- EDA Netlist Writer

Messages

Type ID Message

- Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
- 293000 Quartus II Full Compilation was successful. 0 errors, 55 warnings

System (14) Processing (154)

915,395 100% 00:00:16

10:43 pm 26/3/2021

The circuit diagram shows a series of multiplexers (my\_mux\_2\_1) and registers (my\_register) connected in a chain. The inputs are labeled A0, A1, and A2. The outputs are labeled Y. The circuit is implemented in a grid-based layout.

Quartus II 64-Bit - D:/ALTERA/lab3/my\_third\_lab - my\_third\_lab

File Edit View Project Assignments Processing Tools Window Help

my\_third\_lab

Project Navigator

- mux\_4\_1.bdf
- my\_register.bdf
- AccumulatorLCD.bdf
- Fibonacci.bdf
- FA.bdf
- ADDER\_8\_8\_NEW\_VWF.vwf
- my\_mux\_2\_1.bdf
- MY\_REG\_NEW\_VWF.vwf
- TEMP.vwf
- LCD.hex

Tasks

Flow: Completion Customize...

Tasks

- Complete Design
- Analysis & Synthesis
- Fitter (Place & Route)
- Assembler (Generate Bitstream)
- TimeQuest Timing
- EDA Netlist Writer

Messages

Type ID Message

- Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
- 293000 Quartus II Full Compilation was successful. 0 errors, 55 warnings


System (14) Processing (154)

1535,431 100% 00:00:16


10:43 pm 26/3/2021


The circuit diagram is identical to the one in the first screenshot, showing a chain of multiplexers and registers. The layout and components are the same.

## All\_in\_one



Όσον αφορά τον full-adder των 8bit χρησιμοποιήσαμε 8 Full-Adders των 1bit και με παρόμοια λογική με εκείνη του δεύτερου εργαστηρίου υλοποιήσαμε το κύκλωμα όπως φαίνεται στις παρακάτω εικόνες:





Όσον αφορά το τελικό κύκλωμα που υπολογίζει την ακολουθία Fibonacci αρχικά πακετάραμε τα προηγούμενα κυκλώματα σε κουτάκια.

Αρχικά συνδέσαμε τις εξόδους(Q[7..0]) των δύο καταχωρητών στον πλήρη αθροιστή ώστε να γίνεται η πρόσθεση και να προκύψει έτσι ο επόμενος αριθμός από την ακολουθία Fibonacci.

Στην συνέχεια συνδέσαμε την έξοδο Q\_Next του πρώτου καταχωρητή(A) με την είσοδο Serial\_Input του δεύτερου καταχωρητή(B) ώστε να περνάνε σειριακά τα δεδομένα από τον πρώτο στον δεύτερο.

Και οι δύο καταχωρητές έχουν κοινή είσοδο par\_or\_ser για την επιλογή της παράλληλης ή της σειριακής φόρτωσης των δεδομένων.

Επίσης έχουμε τοποθετήσει και την είσοδο SERIAL\_INPUT στον πρώτο καταχωρητή για την σειριακή είσοδο των δεδομένων από τον χρήστη, φυσικά στην περίπτωση που ο διακόπτης par\_or\_ser=1

Στις παράλληλες εισόδους(I[7..0]) του πρώτου καταχωρητή(A) συνδέσαμε τις εξόδους(RES[7..0]) του πλήρη αθροιστή ώστε να μπορέσουμε κρατάμε τον N όρο της ακολουθίας, ενώ στις παράλληλες εισόδους(I[7..0]) του δεύτερου καταχωρητή(B) συνδέσαμε τις εξόδους(Q[7..0]) του πρώτου καταχωρητή(A) ώστε να κρατάμε τον N-1 όρος της ακολουθίας(ουσιαστικά βάζουμε par\_or\_ser=0 και τα δεδομένα από τον πρώτο περνάνε παράλληλα στον δεύτερο).

Όσον αφορά τις εξόδους, έχουμε την έξοδο I[7..0] του N-1 όρου που προκύπτει από τον δεύτερο καταχωρητή(B), ενώ έχουμε την έξοδο F[7..0] του N όρου που προκύπτει από τον πρώτο καταχωρητή(A).



Στον δεύτερο χτύπο του ρολογιού βάζουμε το SERIAL\_INPUT=1 για έναν χτύπο, στην συνέχεια βάζουμε το SERIAL\_INPUT=0 και μετά πάλι στον ένατο χτύπο βάζουμε το SERIAL\_INPUT=1 και τέλος μέχρι τον δέκατο έβδομο βάζουμε το SERIAL\_INPUT=0.



Στην συνέχεια βάζουμε τον διακόπτη `par_or_ser=0` ώστε να ενεργοποιηθεί η παράλληλη φόρτωση των δεδομένων και να ξεκινήσει ο υπολογισμός της ακολουθίας.



Εκτελώντας Functional Simulation, το κύκλωμα φαίνεται να λειτουργεί σωστά στις παρακάτω εικόνες:

Στις πρώτες 6 εικόνες έχουμε επιλέξει **binary** αναπαράσταση των δεδομένων για να φαίνεται ξεκάθαρα η σειριακή φόρτωση, όπου η έξοδος F είναι ο N όρος της ακολουθίας και η έξοδος I είναι ο N-1 όρος της ακολουθίας.













Στις επόμενες 2 εικόνες έχουμε επιλέξει **unsigned decimal** αναπαράσταση των δεδομένων για να φαίνεται ξεκάθαρα η εκτέλεση της ακολουθίας, όπου η έξοδος F είναι ο N όρος της ακολουθίας και η έξοδος I είναι ο N-1 όρος της ακολουθίας.







Και συμπληρώσαμε τις αντίστοιχες θέσεις μνήμης του LCD, όπως φαίνεται στην παρακάτω εικόνα:

