## Ψηφιακή Σχεδίαση 2


3<sup>η</sup> Εργαστηριακή Άσκηση

Γκότσης Βασίλης 3206

Πρίφτη Ιωάννης 3321


Αρχικά ξεκινήσαμε φτιάχνοντας ένα πολυπλέκτη 2 σε 1 για τις ανάγκες που αφορούν την σημαία μηδενισμού με το ίδιο τρόπο που τον έχουμε υλοποιήσει στις προηγούμενες ασκήσεις τον οποίο και βάλαμε σε κουτάκι με επιλογέα το σήμα SF(Store Flag) και εξίσωση **Y=(SF'\*SF)+SF\*Flag\_IN**.

Την έξοδο του πολυπλέκτη την διασυνδέσαμε στο JK-FF με τέτοιον τρόπο ώστε να υλοποιεί την λειτουργία που αναφέρεται στην εκφώνηση και πιο συγκεκριμένα J=Y=(SF'\*SF)+SF\*Flag\_IN και K=(Y'\*SF+Y\*SF'), όπως ακριβώς φαίνεται στην παρακάτω εικόνα:



Όπου η έξοδος FLAG\_OUT ενεργοποιείται στην περίπτωση όπου τα σήματα εισόδου SF=1 και Flag\_IN=1.

Εκτελώντας functional simulation το κύκλωμα φαίνεται να λειτουργεί σωστά όπως φαίνεται και στην παρακάτω εικόνα:



Όσον αφορά τους καταχωρητές Α και Β τους υλοποιήσαμε με παρόμοιο τρόπο όπως και στις προηγούμενες εργαστηριακές ασκήσεις και κάποιες αλλαγές φυσικά.

Αποτελείται από δύο επίπεδα πολυπλεκτών και ένα επίπεδο dff.

Το κατώτερο επίπεδο αποτελείται από καταχωρητές 2 σε 1 όπως τους υλοποιήσαμε προηγουμένως με κοινή είσοδο επιλογής SEL\_A για τον καταχωρητή A και SEL\_B για τον καταχωρητή B, εισόδους IO 7-IO 0 και II 0 7-II 0 και έξοδο 00.7.


Αυτό το επίπεδο το υλοποιήσαμε ώστε να μπορούμε να επιλέγουμε ανάμεσα σε παράλληλη φόρτωση των δεδομένων από τις εξωτερικές εισόδους που διασυνδέονται με dip switches(όταν SEL\_X=0) ή φόρτωση των δεδομένων από τις εσωτερικές εισόδους του συστήματος(πχ του αθροιστή).


Το δεύτερο επίπεδο πολυπλεκτών αποτελείται από πολυπλέκτες 4 σε 1 όπως τους υλοποιήσαμε και σε προηγούμενες εργαστηριακές ασκήσεις με κοινές εισόδους επιλογής A1=LS και A0=EN. Όσον αφορά τις εισόδους των πολυπλεκτών χρησιμοποιήσαμε τις I0 και I2 να δέχονται τις εξόδους του καταχωρητή ώστε το κύκλωμα να παραμένει αδρανές όταν το EN=0. Στις εισόδους I3 υλοποιείται η αριστερή ολίσθηση όταν EN=1 και L\_S=1 και τέλος στις εισόδους I1 μπαίνει η είσοδος που προέρχεται από το κατώτερο επίπεδο πολυπλεκτών που είναι ουσιαστικά η φόρτωση δεδομένων από τα dip switches ή από το εσωτερικό του συστήματος όπως προαναφέρθηκε όταν EN=1 και L\_S=0

Τέλος έχουμε τα dff που παίρνουν ως είσοδο τις εξόδους των πολυπλεκτών 4 σε 1 και τις αποθηκεύουν και βγάζουν αντίστοιχα τις εξόδους Q0-Q7.


Οι καταχωρητές A και B είναι ακριβώς ίδιοι αλλά όσον αφορά τον καταχωρητή A, επειδή δεν επιθυμούμε να κάνει ολίσθηση αυτό που σκεφτήκαμε είναι να έχουμε συνεχώς τον διακόπτη  $L_S_A=0$  (Κάνει μόνο Load και όχι Shift).

Το κύκλωμα φαίνεται στις παρακάτω εικόνες:







Εκτελώντας functional simulation το κύκλωμα φαίνεται να λειτουργεί σωστά, όπως φαίνεται στις παρακάτω εικόνες:




Το αθροιστή-αφαιρέτη τον υλοποιήσαμε ακριβώς όπως και σε προηγούμενη εργαστηριακή άσκηση ακολουθώντας το παράδειγμα από την ψηφιακή σχεδίαση 1 με αριθμητική συμπληρώματος ως προς 2 προσθέτοντας επιπλέον μια nor με 8 εισόδους ώστε να βλέπουμε πότε το αποτέλεσμα είναι Res[7..0]=0(όταν A=B τότε Z=1), επιπλέον διαθέτει και μία είσοδο ADD\_SUB που ουσιαστικά όταν είναι 0 τότε γίνεται πρόσθεση ενώ όταν είναι 1 τότε γίνεται αφαίρεση. Το κύκλωμα φαίνεται στις παρακάτω εικόνες με εξόδους Res[7..0] και Z:



Τέλος, τοποθετήσαμε το κύκλωμα σε κουτάκι και εκτελέσαμε functional simulation που φαίνεται να λειτουργεί σωστά όπως φαίνεται στις παρακάτω εικόνες:







Όσον αφορά το DataPath η διασύνδεση έγινε όπως αναγράφεται στην εκφώνηση. Αρχικά όλα τα σύγχρονα κυκλώματα έχουν κοινές εισόδους CLK, CLR, SET. Ο αθροιστής παίρνει ως εισόδους τις εξόδους από του δύο καταχωρητές(Α και Β) και την επιλογή για πρόσθεση ή για αφαίρεση και έχει δύο εξόδους, το αποτέλεσμα της πράξης που υλοποιεί και την σημαία Z που μπαίνει ως είσοδος στο κύκλωμα Flag\_Reg ώστε από εκεί και μετά να την διαχειριστεί όπως αναγράφεται στην εκφώνηση.

Οι παράλληλες είσοδοι(I0\_0-I0\_7) των καταχωρητών Α και Β διασυνδέονται με εξωτερικούς διακόπτες ώστε να μπορέσει ο χρήστης να φορτώσει τις τιμές που επιθυμεί.


Όσον αφορά τις άλλες εισόδους (Ι1\_0-Ι1\_7) παίρνουν τιμές από την έξοδο του αθροιστή.


Τέλος, οι είσοδοι EN\_A, EN\_B, L\_S\_A, L\_S\_B, SEL\_A, SEL\_B συνδέονται με εξωτερικούς διακόπτες ώστε να μπορεί να επιλογή η κατάλληλη λειτουργία από τον χρήστη πριν την προσθήκη του control unit. Το κύκλωμα φαίνεται στις παρακάτω εικόνες:







Εκτελώντας στην αρχή functional simulation το κύκλωμα φαίνεται να λειτουργεί σωστά όπως φαίνεται στις παρακάτω εικόνες:









Στην συνέχεια εκτελώντας timing simulation και αυξάνοντας ελαφρώς την τιμή του ρολογιού 70 ns ώστε να μπορέσει και κύκλωμα να έχει επαρκεί χρόνο ώστε να υλοποιήσει τους υπολογισμούς παρατηρούμε στις παρακάτω εικόνες ότι δουλεύει σωστά:







## ΜΕΡΟΣ ΔΕΥΤΕΡΟ

Δεν καταφέραμε να υλοποιήσουμε το μέρος δεύτερο λόγω φόρτου. Κάναμε κάποιες προσπάθειες αλλά αποφασίσαμε να μην το συμπεριλάβουμε μέσα στο report διότι δεν είναι ολοκληρωμένο.