

# ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO

Departamento de Engenharia de Computação e Sistemas Digitais

# PCS3635 – LABORATÓRIO DIGITAL I

# EXPERIÊNCIA 7 – Projeto do Jogo Desafio da Memoria

Relato da Bancada A3 – Turma 2 – Prof. Reginaldo

Data de Emissão: 17 de Fevereiro DE 2025.


Nome: Enzo Koichi Jojima Número USP: 14568285

## 1. ATIVIDADE 1

A síintese do projeto na FPGA foi feita utilizando a seguinte tabela de pinagem:

	Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
entradas	CLOCK	GPIO_0_D1		Patterns – Clock – 1 KHz StaticIO – LED – DIO0
	RESET	GPIO_0_D3		StaticIO - Button 0/1 - DIO1
	JOGAR	GPIO_0_D5		StaticIO - Button 0/1 - DIO2
	NIVEL	SW9		-
	MEMORIA	SW8		-
Ψ	BOTOES(0)	GPIO_0_D7		StaticIO - Button 0/1 - DIO4
	BOTOES(1)	GPIO_0_D9		StaticIO - Button 0/1 - DIO5
	BOTOES(2)	GPIO_0_D11		StaticIO - Button 0/1 - DIO6
	BOTOES(3)	GPIO_0_D13		StaticIO - Button 0/1 - DIO7
	GANHOU	GPIO_1_D1		StaticIO - LED - DIO8
	PERDEU	GPIO_1_D3		StaticIO - LED - DIO9
	PRONTO	GPIO_1_D5		StaticIO - LED - DIO10
saídas	TIMEOUT	GPIO_1_D7		StaticIO - LED - DIO11
saíc	LEDS(0)	GPIO_1_D9		StaticIO - LED - DIO12
	LEDS(1)	GPIO_1_D11		StaticIO - LED - DIO13
	LEDS(2)	GPIO_1_D13		StaticIO - LED - DIO14
	LEDS(3)	GPIO_1_D15		StaticIO - LED - DIO15

		(GPIO 0) JP1	
Clock in	N16 GPIO_0_D0		GPIO_0_D1 B16
Clock in	M16 GPIO_0_D2		GPIO_0_D3 C16
CIOCK_III	D17 GPIO_0_D4	0 0	GPIO_0_D5 K20
	K21 GPIO_0_D6	6 6	GPIO_0_D7 K22
	M20 GPIO_0_D8	9 0	GPIO_0_D9 M21
VCC5 O-	IVIZO	9 0	- IVIZ I
V0000	N21 GPIO_0_D10	- 8 6	GPIO_0_D11 R22
	R21 GPIO_0_D12	- 6 6 -	GPIO_0_D13 T22
	N20 GPIO_0_D14	- 10 13 -	GPIO_0_D15 N19
Clock out	M22 GPIO_0_D16		GPIO_0_D17 P19
Clock_out	GPIO_0_D18		GPIO_0_D19 P17
Clock_out	GPIO_0_D20		GPIO_0_D21 M18
	GPIO_0_D22	@ @	GPIO_0_D23 L17
	GPIO_0_D24	- & & -	GPIO_0_D25 K17
VCC3P3 O-	L10-	- a a	KII
1000.00	K19 GPIO_0_D26	- 9 0	GPIO_0_D27 P18
	R15 GPIO_0_D28	- 3 3	GPIO_0_D29 R17
	P16 GPIO_0_D30	- 6 6 -	GPIO_0_D31 T20
	T19 GPIO_0_D32	- 9 0 -	GPIO_0_D33 T18
	T17 GPIO_0_D34	a 9	GPIO_0_D35 T15
	1000		110
			<b>=</b>




Além disso, alguns sinais de depuração foram colocados em displays hexadecimais na própria FPGA:

- display endereco = HEX00
- display\_memoria = HEX01
- display\_jogada = HEX02
- display\_sequencia = HEX03
- display\_estado = HEX04


#### 2. ATIVIDADE 2

A verificação da atividade 2 pedia o cenário de testes no qual há o acerto de todas as jogadas até ganhar o jogo no módo fácil. Para isso, realizamos a análise da testbench 4, na qual há a vitória com a memória 0 e nível 0. Para fins de simulação, a exibição dos leds dura apenas 0,05s.




# 2.1. QUINTA JOGADA DA ÚLTIMA RODADA

Foi pedida a análise do instante de acionamento do botão da jogada, do reconhecimento da jogada feita, da comparação e da determinação da jogada como correta.



### 2.2. Transições de estados

Pediu-se as transições de estado da última jogada, a partir do estado de espera da jogada até o resultado final do jogo.



#### 3. ATIVIDADE 3 - PROJETO LÓGICO DO DESAFIO


O desafio proposto foi um botão adicional *wildcard* (botão curinga), que pode ser acionada conforme o descrito abaixo:

- Durante a espera de uma jogada, quando o botão curinga for acionado, o jogo reconhece uma jogada correta e passa imediatamente para a próxima jogada.
- A saída de depuração db\_tem\_jogada não deve ser ativada quando o botão curinga for acionado.

## 3.1. ALTERAÇÕES NO FLUXO DE DADOS

O fluxo de dados foi adaptado:

- Novo edge detector que irá realizar a detecção da entrada wildcard.
- O contador de timeout terá seu reset síncrono como s\_tem\_jogada OR s\_tem\_coringa, de modo que irá resetar toda vez que for detectada uma jogada ou um acionamento do botão curinga. É importante ressaltar que s\_tem\_coringa é a saída do edge detector do botão wildcard, e s\_tem\_jogada é a saída do edge detector dos botões.




#### 3.2. ALTERAÇÕES NA UNIDADE DE CONTROLE

Na Unidade de Controle, foram adicionadas duas transições do estado espera jogada, que estão destacadas abaixo:

No estado espera jogada:

- Se tem\_coringa && enderecolgualSequencia -> vai para estado is\_ultima\_sequencia
- Caso contrário, se tem\_coringa && !enderecolgualSequencia -> vai para estado próximo
- 3. Caso contrário, se timeout -> vai para estado final com erro
- 4. Caso contrário, se tem jogada -> vai para estado registra
- 5. Caso contrário, mantém estado espera.



#### 4. ATIVIDADE 4 - IMPLEMENTAÇÃO DO PROJETO LÓGICO

O botão novo *wildcard* foi atribuido ao DIO3 do Analog Discovery, através do pino N19 da FPGA, representando o GPIO-0-D15. O funcionamento foi verificado pela monitora da disciplina.