Experiência 4 – Desenvolvimento de Projeto de Circuitos em FPGA


1º Quadrimestre de 2025

LabDig / ETM - 2025

Experiência 4

• Objetivos:


- Projeto de circuitos digitais com sinal periódico como clock;
- Interface de circuitos digitais com elementos externos de entrada de dados;



LabDig / ETM - 2025

• Especificação do Projeto da Experiência:

Projetar o circuito ao lado baseado em uma descrição usando VHDL e sintetizar em placa FPGA



LabDig / ETM - 2025

Experiência 4

- Desenvolvimento do Projeto da Experiência:
 - 1. Sistema Digital = Fluxo de Dados + Unidade de Controle
 - 2. Circuito baseado no projeto da Atividade 3 da aula passada
 - 3. Fluxo de Dados = introduzir <u>interface com sinais externos</u>
 - 4. Unidade de Controle = máquina de estados <u>ajustada para tratar sinais</u> externos e sinal de *clock* periódico

LabDig / ETM - 2025

Atividade 1

LabDig / ETM - 2025

Experiência 4

• Contexto do projeto: https://youtu.be/XwF9WDp-i-g



Atividade 1 – Projeto Lógico

Descrição de funcionamento:

- Um conjunto de 16 dados de 4 bits é armazenado em uma memória interna, cujos endereços são percorridos por meio de um contador interno. Depois do acionamento do sinal reset, o circuito deve aguardar o início de sua operação até o acionamento do sinal de entrada iniciar.
- 2. Depois de iniciar seu funcionamento, o circuito deve inicialmente aguardar o acionamento de uma das chaves de entrada. A ocorrência desse acionamento deve ser indicada pela
- 3. Em seguida, deve-se comparar o conteúdo das chaves de entrada (sinal chaves) com o respectivo dado da memória e deve-se indicar, na saída de depuração db_igual, o resultado da comparação. Em seguida, o contador interno deve ser incrementado para posicionar o endereçamento da memória no próximo dado da memória. As saídas de depuração db_contagem e db_memoria indicam, respectivamente, o endereço e o dado armazenado pela memória, ao passo que a saída de depuração db_estado, por sua vez, deve indicar o código do estado da Unidade de Controle vigente em determinado instante do funcionamento do sistema digital. Essas três saídas (db_contagem, db_memoria e db_estado) devem ser projetadas para serem exibidas em displays de sete segmentos.
- 4. O ciclo de comparação e reposicionamento da memória deve prosseguir enquanto o jogador acertar o dado armazenado na memória e até que todos os 16 dados da memória sejam verificados.
 - Se o jogador acertar todos os dados, o sinal de saída acertou deve ser ativado.
 - Se o jogador errar um dado, o ciclo deve ser interrompido, e o sinal de saída errou deve ser ativado. Ao final da operação, o sinal de saída pronto também deve ser ativado.
- 5. Depois disso, o circuito deve aguardar o próximo acionamento de inicial Essas saídas devem permanecer ativadas até o reinício da operação.

LabDig / ETM - 2025 7


Experiência 4

Atividade 1 – Projeto Lógico

```
Algoritmo: sistema digital simples modificado
    entradas: iniciar, chaves
    saídas: acertou, errou, pronto, leds
    depuração: contagem, memória, estado, jogadafeita, igual, temjogada
1.
2.
        while (verdadeiro) {
3.
             espera acionamento do sinal iniciar
4.
            inicia circuito com condições iniciais
5.
             while (acertou dado e não atingiu o último dado) {
                 espera acionamento das chaves (jogada)
6.
7.
                 registra entrada da jogada
                 compara jogada realizada com dados armazenados
8.
                 incrementa contador interno
9.
10.
            ativa acertou se acertou todos os dados da memória
11.
12.
            ativa errou se errou um dado
13.
            ativa saída pronto
14.
        }
15. }
```

Pseudocódigo:

• Atividade 1 – Projeto Lógico



sistema digital

chaves

iniciar

reset

clock

clock

acertou

rerrou

pronto

leds

db_contagem

db_memoria

db_estado

db_jogadafeita

db_igual

db_temjogada

db_clock

LabDig / ETM - 2025 9

Experiência 4

Atividade 1 – Projeto Lógico

Desenvolvimento da Unidade de Controle





Diagrama de transição de alto nível


Atividade 1 – Projeto Lógico



Experiência 4

Atividade 1 – Projeto Lógico

Desenvolvimento do Fluxo de dados



• Atividade 1 – Projeto Lógico (verificação de funcionamento)

Plano de Teste

	Cenário #1			
#	Operação	Sinais de entrada	Resultado esperado	Resultado observado
c.i.	Condições Iniciais			
1	"Resetar" circuito	acionar reset		
2	Aguardar alguns segundos			
3	Acionar sinal iniciar	acionar iniciar		
4	Acionar primeira entrada (jogada 1)	acionar chave(0)		
5	Acionar segunda entrada (jogada 2)	acionar chave(1)		
	Asianan (laina antuada (ianada 16)	(2)	saídas pronto e	
19	Acionar última entrada (jogada 16)	acionar chave(2)	acertou ativadas	
#	Cenário #2 - Acerto das 3 Operação		acertou ativadas ro na 4ª jogada	Resultado
	Cenário #2 – Acerto das 3	3 primeiras jogadas e eri	acertou ativadas ro na 4ª jogada	Resultado observado
#	Cenário #2 – Acerto das 3 Operação	3 primeiras jogadas e eri	acertou ativadas ro na 4ª jogada	
# c.i.	Cenário #2 - Acerto das 3 Operação Condições Iniciais	3 primeiras jogadas e eri Sinais de entrada	acertou ativadas ro na 4ª jogada	
# c.i.	Cenário #2 - Acerto das 3 Operação Condições Iniciais "Resetar" circuito	3 primeiras jogadas e eri Sinais de entrada	acertou ativadas ro na 4ª jogada	
# c.i. 1 2	Cenário #2 - Acerto das 3 Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos	Sinais de entrada acionar reset	acertou ativadas ro na 4ª jogada	
# c.i. 1 2 3	Cenário #2 - Acerto das 3 Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos Acionar sinal iniciar	Sinais de entrada acionar reset acionar iniciar	acertou ativadas ro na 4ª jogada	
# c.i. 1 2 3 4	Cenário #2 - Acerto das 3 Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos Acionar sinal iniciar Acionar primeira entrada (jogada 1)	Sinais de entrada acionar reset acionar iniciar acionar chave(0)	acertou ativadas ro na 4ª jogada	

LabDig / ETM - 2025


1

Experiência 4

• Atividade 1 – Projeto Lógico (verificação com ModelSim)

Simulações com ModelSim

Fazer anotações nas formas de onda




- Atividade 1 Projeto Lógico (preparação para síntese)
 - Projeto no Intel Quartus Prime
 - Análise com RTL Viewer
 - Análise com State Machine Viewer
 - Designação de Pinos

LabDig / ETM - 2025

Experiência 4

• Atividade 1 – Projeto Lógico (preparação para síntese)



- Atividade 1 Projeto Lógico (preparação para síntese)
 - Projeto no Intel Quartus Prime
 - Análise com RTL Viewer
 - Análise com State Machine Viewer
 - Designação de Pinos

rabela 2. Designação de Finos para a Atividade 2

Sinal	Pino na Placa DE0-CV	Pino na FPGA	Analog Discovery
CLOCK	GPIO_0_D0		StaticIO – LED – DIO0 e Patterns – Clock – 1 kHz
RESET	GPIO_0_D1		StaticIO - Button 0/1 - DIO1
INICIAR	chave SW0		(4)
CHAVES(0)	GPIO_0_D11		StaticIO - Button 0/1 - DIO2
CHAVES(1)	GPIO_0_D13		StaticIO - Button 0/1 - DIO3
CHAVES(2)	GPIO_0_D15		StaticIO - Button 0/1 - DIO4
CHAVES(3)	GPIO_0_D17		StaticIO - Button 0/1 - DIO5
LEDS(0)	Led LEDR0		+
LEDS(1)	Led LEDR1		
LEDS(2)	Led LEDR2		-
LEDS(3)	Led LEDR3		-
PRONTO	Led LEDR4		-
ACERTOU	Led LEDR5		-
ERROU	Led LEDR6		*
DB_IGUAL	Led LEDR7		-
DB_CLOCK	Led LEDR8		(2)
DB_TEM_JOGADA	Led LEDR9		(20)
DB_CONTAGEM	Display HEX0		(2)
DB_MEMORIA	Display HEX1		
DB_JOGADAFEITA	Display HEX2		(5)
DB_ESTADO	Display HEX5		160

LabDig / ETM - 2025

Atividade 2

LabDig / ETM - 2025

 Atividade 2 – Síntese do circuito

Designação de pinos

Sinais vindos do Analog Discovery

Sinal	Pino na Placa DE0-CV	Pino na FPGA	Analog Discovery
CLOCK	GPIO_0_D0		StaticIO – LED – DIO0 ou Patterns – Clock – 1 kHz
RESET	GPIO_0_D1		Staticio - Button 6/1 - DIO1
INICIAR	chave SW0		-
CHAVES(0)	GPIO_0_D11		StaticIO – Button 0/1 – DIO2
CHAVES(1)	GPIO_0_D13		StaticIO – Button 0/1 – DIO3
CHAVES(2)	GPIO_0_D15		StaticIO – Button 0/1 – DIO4
CHAVES(3)	GPIO_0_D17		StaticIO – Button 0/1 – DIO5
LEDS(0)	Led LEDR0		-
LEDS(1)	Led LEDR1		-
LEDS(2)	Led LEDR2		-
LEDS(3)	Led LEDR3		-
PRONTO	Led LEDR4		-
ACERTOU	Led LEDR5		-
ERROU	Led LEDR6		-
DB_IGUAL	Led LEDR7		-
DB_CLOCK	Led LEDR8		-
DB_TEM_JOGADA	Led LEDR9		-
DB_CONTAGEM	Display HEX0		-
DB_MEMORIA	Display HEX1		-
DB_JOGADAFEITA	Display HEX2		-
DB_ESTADO	Display HEX5		-


LabDig / ETM - 2025

Experiência 4

• Atividade 2 – Implementação do Circuito

Testes na placa FPGA (DICAS)

- Ferramenta Patterns doWaveforms (Analog Discovery)
 - 1. Adicionar sinal DIO0
 - 2. Configurar como tipo Clock
 - 3. Configurar parâmetro para 1KHz



• Atividade 2 – Implementação do Circuito

Testes na placa FPGA

- Aplicar o Plano de Teste proposto para o circuito.
- Acionar as entradas do circuito.
- Acompanhar saídas mapeadas em displays de 7 segmentos e leds.

Tabela de códigos para db_estado

#	Operação	Sinais de entrada	Resultado esperado	Resultado observado
c.i.	Condições Iniciais			
1	"Resetar" circuito	acionar reset		
2	Aguardar alguns segundos			
3	Acionar sinal iniciar	acionar iniciar		
4	Acionar primeira entrada (jogada 1)	acionar chave(0)		
5	Acionar segunda entrada (jogada 2)	acionar chave(1)		
19	Acionar última entrada (jogada 16)	acionar chave(2)	saídas pronto e	
	,	s 3 primeiras jogadas e eri	acertou ativadas ro na 4ª jogada	
#	,	, , ,		
# c.i.	Cenário #2 – Acerto da	s 3 primeiras jogadas e eri	ro na 4ª jogada	
-	Cenário #2 – Acerto da Operação	s 3 primeiras jogadas e eri	ro na 4ª jogada	Resultado observado
c.i.	Cenário #2 – Acerto da Operação Condições Iniciais	s 3 primeiras jogadas e eri Sinais de entrada	ro na 4ª jogada	
c.i.	Cenário #2 - Acerto da Operação Condições Iniciais "Resetar" circuito	s 3 primeiras jogadas e eri Sinais de entrada	ro na 4ª jogada	
c.i. 1 2	Cenário #2 – Acerto da Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos	Sinais de entrada	ro na 4ª jogada	
c.i. 1 2 3	Cenário #2 - Acerto da Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos Acionar sinal iniciar	Sinais de entrada acionar reset acionar iniciar	ro na 4ª jogada	Resultado observado
c.i. 1 2 3	Cenário #2 - Acerto da Operação Condições Iniciais "Resetar" circuito Aguardar alguns segundos Acionar sinal iniciar Acionar primeira entrada (jogada 1)	Sinais de entrada Sinais de entrada acionar reset acionar iniciar acionar chave(0)	ro na 4ª jogada	

LabDig / ETM - 2025

2

Experiência 4

Atividade 2 – Implementação do Circuito

Testes na placa FPGA (DICAS)

- 1. Na aplicação do Plano de Testes, acompanhar a sequência de sinais de saída e sinais de depuração (p.ex. db_clock, db_estado).
- 2. Sinal de *clock* (canal digital **DIO0** do Analog Discovery):
 - Alterar frequência => <u>1KHz</u> (operação do circuito), <u>1Hz</u> (testes) (ferramenta **Patterns** do Waveforms), ou
 - <u>Em caso de erro, na depuração</u> usar *clock* manual => <u>DIO0 como botão</u> (ferramenta **StaticIO** do Waveforms)
 - lembrar de fechar ou parar ferramenta **Patterns**.

Atividade 3

LabDig / ETM - 2025 23

Experiência 4

- Atividade 3 Desafio: Modificação ao Sistema Digital
 - 1. Especificação a ser apresentada pelo professor.
 - 2. Projetar a modificação e plano de testes.
 - 3. Sintetizar o projeto no placa FPGA.
 - 4. Testar o funcionamento do circuito.

5. Documentar projeto e funcionamento no Relatório.

DICA: usar componente contador_m (parâmetro generic)