

# Rapport sur la fonction simple du BE\_VHDL

**Gestion Compas** 


Rédigé par :

MBOUNGOU Frangely BA WAZIR Ahmed

### Introduction

L'objectif de ce rapport est de présenter la fonction simple que nous avons choisi dans notre BE, dans notre cas il s'agit du module gestion\_compas pour boussole. Cette fonction a pour but de récupérer des mesures d'angles afin de fixer le cap. Le module compas permet de faire l'acquisition de données, pour en délivrer les directions suivante Nord, Sud, Est et Ouest.

Celui-ci utilise notamment un signal d'entrée PWM qui fait en sorte que lorsque la boussole se met en rotation, une impulsion est générée. La largeur d'impulsion varie de 1 ms pour 0° à 36,99 ms pour 359,9°, cela équivaut à 100 ms/degré avec un décalage de +1 ms pour 0°. On peut donc déduire que 1 ms est équivalent à 10°.



La période a donc une durée minimum de 66ms ( pour un angle de  $0^{\circ}$  ) et de 102 ms maximum ( pour un angle de 359,9° ).

# I - Analyse fonctionnelle

Le module compas présente les entrées et sorties suivantes :


#### Entrées

- clk\_50M : une horloge à 50 MHZ
- raz\_n : reset actif à 0 afin d'initialiser le circuit
- in\_pwm\_compas : signal PWM d'entrée de la boussole qui va donc varier entre 1 ms et 36,9 ms
- start\_stop : elle permet de démarrer une acquisition lorsque le mode fixé est en monocoup et que c'est = 1.
- Continu: permet de fixer le mode de fonctionnement du compas, soit en mode en continu lorsque continu = 1 en rafraichissement les données toutes les secondes. Sinon si continu = 0, on est donc en mode monocoup qui est donc activé si l'entrée start\_stop = 1 pour valider la prise en compte des données.

#### Sorties

- data\_compas : elle permet d'exprimer en degré la valeur du cap codé sur 9 bits.
- data\_valid : elle permet de vérifier la validité d'une mesure. Elle est notamment nécessaire quand le mode de fonctionnement est en mode monocoup afin d'être sûr de notre valeur de sortie data\_compas.

On peut donc décomposer la gestion du module compas tel que :



## II - Code et simulation

- Diviseur : ce bloc représente un diviseur permettant de générer un signal de fréquence à 10 kHz équivalent à un degré. Il va notamment permettre de déterminer le nombre de degrés dans chaque période du signal PWM.


```
-Diviseur de fr?quence
LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

Bentity Diviseur is
Bentity Diviseur is
Clk_10K : inout STD_LOGIC;
clk_10K : inout
```

Code du diviseur à 10 khz

```
□architecture arch_testbanech_Diviseur of testbanech_Diviseur is
       - O O
               component Diviseur is Port (
                           clk_50M : in STD_LOGIC :='0';--on définit l'entrée clk_50M raz_n : in STD_LOGIC:='0';--on définit l'entrée raz_n clk_10K : inout STD_LOGIC:='0'--on définit l'entrée clk_10K
                end component
                 signal
signal
signal
                                 s_clk_50M : STD_LOGIC :='0';--on crée le signal qui est relié avec l'entrée clk_50M s_raz_n : STD_LOGIC:='0';--on crée le signal qui est relié avec l'entrée s_raz_n s_clk_10K : STD_LOGIC:='1'; --on crée le signal qui est relié avec la sortie clk_10k
               begin
Diviseur1 :Diviseur
               port map (
clk_50M => s_clk_50M ,
raz_n => s_raz_n,
clk_10K => s_clk_10K
        tb_clk_50M_process :process
               begin
  s_clk_50M <= not(s_clk_50M); -- mettre les valeur de s_clk_50M pour la Simulation
  wait for 10ns;
end process;</pre>
                tb_reset_process:process
                s_raz_n<= '1' ;-- mettre les valeur de s_raz_n pour la Simulation
               s_raz_n<= '1';
wait for 1ms;
s_raz_n<= '0';
wait for 1ms;
s_raz_n<= '1';
wait;
end process;</pre>
         end arch_testbanech_Diviseur;
```

#### Code du testbench




Simulation du diviseur 10 khz

 Diviseur1HZ : Ce bloc va permettre de générer la seconde pour le rafraîchissement des données

```
-Diviseur de fr?quence
 1 2 3 4 5
         LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
       10
11
12
         end Diviseur1HZ;
13
14
15
       ⊟architecture Behavioral of Diviseur1HZ is
       Eprocess (clk_50M, raz_n)
| variable count : integer range 0 to 49999999 ; -- Compteur pour diviser le signal
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
                 begin
                        in
  if raz_n = '0' then
    count := 0; -- Réinitialisation du compteur lorsque raz_n est actif
    clk_1Hz <= '0';
else if (clk_50M'event and clk_50M='1') then
    count := count + 1;
    if count = 49999999 then
        count := 0;
        clk_1Hz <= not clk_1Hz; -- Inversion de la sortie pour générer une fréquence de 1Hz
    else</pre>
       count := count ;
                      end if;
end if;
end if;
31
32
33
34
                  end process;
          end Behavioral;
36
```

#### Code du diviseur à 1 hz

Code du testbench



#### Simulation du diviseur 1hz


 Pulse\_Width\_Measurer : ce bloc va permettre la recopie du signal du diviseur de 10 kHz suivant les fronts montants du signal PWM

```
library IEEE;
use IEEE.STD_LOGIC_ARITH.ALL;
use ieee.numeric_std.all;
use ieee.numer_std.all;
use ieee.numer_std.all;
use ieee.numer_std.all;
use ie
```

Code du Compteur

```
end component;
signal s_clk10K: STD_LOGIC:='0';--on crée le signal qui est relié avec l'entrée clk10K
signal s_input_signal : STD_LOGIC:='0';--on crée le signal qui est relié avec l'entrée s_input_signal
signal s_result: STD_LOGIC_VECTOR(8 downto 0) :=(others=>'0'); --on crée le signal qui est relié avec la
212223425622728933133333346414456447489551553555556
              begin
Pulse_Width_Measurer1 :Pulse_Width_Measurer
      port map (
clk10K => s_clk10K ,
input_signal => s_input_signal,
result => s_result
              );
tb_clk10K_process :process
              begin s_clk10K <= not(s_clk10K); -- mettre les valeur de s_clk_10K pour la Simulation wait for 50us; end process;
              tb_input_signal_process:process
                s_input_signal<= '1' ;-- mettre le temps pour une degré=0 pour la Simulation
               wait for 1ms;
s_input_signal<= '0';
wait for 65ms;</pre>
                s_input_signal<= '1' ;-- mettre le temps pour une degré=359 pour la Simulation
               wait for 36900us;
s_input_signal<= '0';
wait for 65ms;</pre>
                s_input_signal<= '1' ;-- mettre le temps pour une degré pour la Simulation
               wait for 10000us;
s_input_signal<= '0';
wait for 65ms;</pre>
              end process;
         end arch_testbanech_Pulse_Width_Measurer;
```

#### Code du testbench



Simulation du compteur


Data\_Acquisition : Ce bloc représente le traitement des données pour aboutir aux signaux de sorties attendus suivant le mode fonctionnement.

```
6
     ⊟entity Data_Acquisition is
            8
9
10
11
12
13
14
15
       end Data_Acquisition;
     Barchitecture Behavioral of Data_Acquisition is
    signal data_compas_internal : STD_LOGIC_VECTOR(8 downto 0);
    signal data_valid_internal : STD_LOGIC := '0';
16
17
18
19
20
21
22
23
24
25
     ⊟begin
             process (clk)
begin
if rising_edge(clk) then
if continu = '1' ther
     then
                              data_compas_internal <= resultat;-- on récupère l valeur de degré
26
27
28
29
                        end if;
                     end if;
30
31
32
                    if start_stop = '1' then
    data_valid_internal <= '1';-- une aquisition est validé
    data_compas_internal <= resultat;-- on récupère l valeur de degré</pre>
33
34
35
36
37
                             data_valid_internal <= '0';</pre>
             end if;
end process;
38
39
               data_valid <= data_valid_internal;
       data_compas <= data_compas_internal;
end Behavioral;
40
41
```

#### Code du bloc d'acquisition

```
tb_clk_process :process
           s_clk <= not(s_clk); -- mettre les valeur de s_clk pour la Simulation
wait for 500ms;
end process;
tb_s_continu_process:process</pre>
49
50
51
52
53
54
55
56
57
58
59
60
61
             s_continu<= '1' ;-- mettre le temps pour pour la Simulation
wait for 4000ms;
s_continu<= '0';</pre>
            wait;
end process;
            tb_s_start_stop_process:process
             s_start_stop<= '0' ;-- mettre le temps pour la Simulation
             wait for 4500ms;
s_start_stop<= '1';</pre>
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
             wait for 1000ms;
s_start_stop<= '0';</pre>
            wait;
end process;
            tb_s_resultat_process :process
               s_resultat <= "001100100";-- mettre les valeur de pour une degré=100 pour la Simulation
               wait for 2000ms;
s_resultat <= "101100111";-- mettre les valeur de pour une degré=359 pour la Simulation</pre>
               wait for 2000ms;
s_resultat <= "010010110";-- mettre les valeur de pour une degré=150 pour la Simulation
            end process :
       end arch_testbanech_Data_Acquisition;
```

Code du testbench



Simulation du bloc d'acquisition

# **Conclusion**

Pour conclure, notre module compas est fonctionnelle en simulation. On doit donc par la suite le valider via la carte afin de l'intégrer à notre SOPC.