



UNIVERSITÉ  
TOULOUSE III  
PAUL SABATIER



Université  
de Toulouse

# Rapport sur la fonction simple du BE\_VHDL

## Gestion Compas


Rédigé par :

MBOUNGOU Frangely  
BA WAZIR Ahmed

# Introduction

L'objectif de ce rapport est de présenter la fonction simple que nous avons choisi dans notre BE, dans notre cas il s'agit du module gestion\_compas pour boussole. Cette fonction a pour but de récupérer des mesures d'angles afin de fixer le cap. Le module compas permet de faire l'acquisition de données, pour en délivrer les directions suivante Nord, Sud, Est et Ouest.

Celui-ci utilise notamment un signal d'entrée PWM qui fait en sorte que lorsque la boussole se met en rotation, une impulsion est générée. La largeur d'impulsion varie de 1 ms pour  $0^\circ$  à 36,99 ms pour  $359,9^\circ$ , cela équivaut à 100 us/deg avec un décalage de +1 ms pour  $0^\circ$ . On peut donc déduire que 1 ms est équivalent à  $10^\circ$ .



La période a donc une durée minimum de 66ms ( pour un angle de  $0^\circ$  ) et de 102 ms maximum ( pour un angle de  $359,9^\circ$  ).

# I - Analyse fonctionnelle

Le module compas présente les entrées et sorties suivantes :


## Entrées

- clk\_50M : une horloge à 50 MHZ
- raz\_n : reset actif à 0 afin d'initialiser le circuit
- in\_pwm\_compas : signal PWM d'entrée de la boussole qui va donc varier entre 1 ms et 36,9 ms
- start\_stop : elle permet de démarrer une acquisition lorsque le mode fixé est en monocoup et que c'est = 1.
- Continu : permet de fixer le mode de fonctionnement du compas, soit en mode en continu lorsque continu = 1 en rafraichissement les données toutes les secondes. Sinon si continu = 0, on est donc en mode monocoup qui est donc activé si l'entrée start\_stop = 1 pour valider la prise en compte des données.

## Sorties

- data\_compas : elle permet d'exprimer en degré la valeur du cap codé sur 9 bits.
- data\_valid : elle permet de vérifier la validité d'une mesure. Elle est notamment nécessaire quand le mode de fonctionnement est en mode monocoup afin d'être sûr de notre valeur de sortie data\_compas.

On peut donc décomposer la gestion du module compas tel que :




## II - Code et simulation

- Diviseur : ce bloc représente un diviseur permettant de générer un signal de fréquence à 10 kHz équivalent à un degré. Il va notamment permettre de déterminer le nombre de degrés dans chaque période du signal PWM.

```
1  --Diviseur de frequence
2  LIBRARY ieee;
3  USE ieee.std_logic_1164.all;
4  use ieee.std_logic_unsigned.all;
5
6
7  entity Diviseur is
8      Port ( clk_50M : in STD_LOGIC;
9            raz_n : in STD_LOGIC;
10           clk_10K : inout STD_LOGIC
11           );
12 end Diviseur;
13
14 architecture Behavioral of Diviseur is
15
16 begin
17     process (clk_50M, raz_n)
18         variable count : integer range 0 to 4999 ; -- Compteur pour diviser le signal
19
20     begin
21         if raz_n = '0' then
22             count := 0; -- Réinitialisation du compteur lorsque raz_n est actif
23             clk_10K <= '0';
24         else if (clk_50M'event and clk_50M='1') then
25             count := count + 1;
26             if count = 4999 then
27                 count := 0;
28                 clk_10K <= not clk_10K; -- Inversion de la sortie pour générer une fréquence de 10 KHz
29             else
30                 count := count ;
31                 -- clk_10K <= '1';
32             end if;
33         end if;
34     end if;
35
36     end process;
37 end Behavioral;
```

Code du diviseur à 10 khz



Simulation du diviseur 10 khz


- Diviseur1HZ : Ce bloc va permettre de générer la seconde pour le rafraîchissement des données

```

1  --Diviseur de fréquence
2  LIBRARY ieee;
3  USE ieee.std_logic_1164.all;
4  use ieee.std_logic_unsigned.all;
5
6
7  entity Diviseur1HZ is
8      Port ( clk_50M : in STD_LOGIC;
9            raz_n : in STD_LOGIC;
10           clk_1Hz : inout STD_LOGIC
11         );
12 end Diviseur1HZ;
13
14 architecture Behavioral of Diviseur1HZ is
15 begin
16 process (clk_50M, raz_n)
17     variable count : integer range 0 to 49999999 ; -- Compteur pour diviser le signal
18
19     begin
20         if raz_n = '0' then
21             count := 0; -- Réinitialisation du compteur lorsque raz_n est actif
22             clk_1Hz <= '0';
23         else if (clk_50M'event and clk_50M='1') then
24             count := count + 1;
25             if count = 49999999 then
26                 count := 0;
27                 clk_1Hz <= not clk_1Hz; -- Inversion de la sortie pour générer une fréquence de 1Hz
28             else
29                 count := count ;
30             end if;
31         end if;
32     end if;
33 end if;
34
35 end process;
36 end Behavioral;
37

```

Code du Diviseur 1HZ



Simulation du diviseur 1hz


- Pulse\_Width\_Measurer : ce bloc va permettre la recopie du signal du diviseur de 10 kHz suivant les fronts montants du signal PWM

```

1  library IEEE;
2  use IEEE.STD_LOGIC_ARITH.ALL;
3  use ieee.numeric_std.all;
4  use ieee.std_logic_unsigned.all;
5  use ieee.numeric_std.all;
6  use ieee.std_logic_1164.all;
7
8  entity Pulse_Width_Measurer is
9      Port ( in_pwm_compas : in STD_LOGIC;
10           clk10K : in STD_LOGIC;
11           result : out STD_LOGIC_VECTOR(8 downto 0));
12 end Pulse_Width_Measurer;
13
14 architecture Behavioral of Pulse_Width_Measurer is
15     signal pulse_width : natural := 0; --compteur de temps haut de signal PWM_in = in_pwm_compas
16     -- signal prev_clk : STD_LOGIC := '0';
17
18 begin
19     process (clk10K)
20     begin
21         if (clk10K'event and clk10K='1') then
22             if in_pwm_compas = '1' then
23                 pulse_width <= pulse_width + 1;--compteur
24             else
25                 if pulse_width/=0 then
26                     -- pulse_width<=pulse_width;
27                     result <= std_logic_vector(to_unsigned(pulse_width, 9));--mettre la valeur de compteur en resultat
28                     pulse_width <= pulse_width-pulse_width;-- on remetle compteur à 0
29                 else
30                     pulse_width <= pulse_width;--pas de changement
31                 end if;
32                 -- prev_clk <= clk10K;
33             end if;
34         end if;
35     end process;
36
37 end Behavioral;
38

```

Code du Compteur



## Simulation du compteur


Data\_Acquisition : Ce bloc représente le traitement des données pour aboutir aux signaux de sorties attendus suivant le mode fonctionnement.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5  use IEEE.numeric_std.ALL;
6
7
8  entity Data_Acquisition is
9      Port ( clk : in STD_LOGIC; -- Horloge 1 Hz
10          continu : in STD_LOGIC; -- Mode Continu (1) ou Monocoup (0)
11          start_stop : in STD_LOGIC; -- Démarre une acquisition (1) ou remet à 0 data_valid (0)
12          resultat : in STD_LOGIC_VECTOR(8 downto 0); -- Valeur de degré en binaire sur 9 bits
13          data_valid : out STD_LOGIC; -- Indicateur de mesure valide
14          data_compas : out STD_LOGIC_VECTOR(8 downto 0); -- Résultat de l'acquisition
15          raz_n : in STD_LOGIC
16      );
17  end Data_Acquisition;
18
19  architecture Behavioral of Data_Acquisition is
20      signal data_compas_internal : STD_LOGIC_VECTOR(8 downto 0);
21      signal data_valid_internal : STD_LOGIC := '0';
22
23  begin
24      process (clk,start_stop,raz_n)
25      begin
26
27          if(raz_n='0') then --mettre le circuit à zero
28              data_valid_internal <= '0';
29              data_compas_internal <= "000000000";
30          else
31              if (clk'event and clk='1') then
32                  if continu = '1' then-- Mode continu
33                      data_compas_internal <= resultat;
34
35                      else
36                          data_compas_internal <= "000000000";
37                      end if;
38
39                      end if;
40                  if (start_stop = '1' and raz_n='1') then-- en mode monocoup
41                      data_valid_internal <= '1';
42                      data_compas_internal <= resultat;
43                  else
44                      data_valid_internal <= '0';
45                  end if;
46                  end if;
47              end process;
48
49              data_valid <= data_valid_internal;
50              data_compas <= data_compas_internal;
51  end Behavioral;

```





Simulation du bloc d'acquisition

## Conclusion

Pour conclure, notre module compas est fonctionnelle en simulation. On a par ailleurs aussi pu visualiser la durée du rapport cyclique du signal PWM via les leds de la carte DE2 qui pourront être convertis par la suite en degrés dans le code C.