

Rapport sur la fonction simple du BE_VHDL

Gestion Compas


Rédigé par :

MBOUNGOU Frangely BA WAZIR Ahmed

Introduction

L'objectif de ce rapport est de présenter la fonction simple que nous avons choisi dans notre BE, dans notre cas il s'agit du module gestion_compas pour boussole. Cette fonction a pour but de récupérer des mesures d'angles afin de fixer le cap. Le module compas permet de faire l'acquisition de données, pour en délivrer les directions suivante Nord, Sud, Est et Ouest.

Celui-ci utilise notamment un signal d'entrée PWM qui fait en sorte que lorsque la boussole se met en rotation, une impulsion est générée. La largeur d'impulsion varie de 1 ms pour 0° à 36,99 ms pour 359,9°, cela équivaut à 100 ms/degré avec un décalage de +1 ms pour 0°. On peut donc déduire que 1 ms est équivalent à 10°.



La période a donc une durée minimum de 66ms (pour un angle de 0°) et de 102 ms maximum (pour un angle de 359,9°).

I - Analyse fonctionnelle

Le module compas présente les entrées et sorties suivantes :


Entrées

- clk_50M : une horloge à 50 MHZ
- raz_n : reset actif à 0 afin d'initialiser le circuit
- in_pwm_compas : signal PWM d'entrée de la boussole qui va donc varier entre 1 ms et 36,9 ms
- start_stop : elle permet de démarrer une acquisition lorsque le mode fixé est en monocoup et que c'est = 1.
- Continu: permet de fixer le mode de fonctionnement du compas, soit en mode en continu lorsque continu = 1 en rafraichissement les données toutes les secondes. Sinon si continu = 0, on est donc en mode monocoup qui est donc activé si l'entrée start_stop = 1 pour valider la prise en compte des données.

Sorties

- data_compas : elle permet d'exprimer en degré la valeur du cap codé sur 9 bits.
- data_valid : elle permet de vérifier la validité d'une mesure. Elle est notamment nécessaire quand le mode de fonctionnement est en mode monocoup afin d'être sûr de notre valeur de sortie data_compas.

On peut donc décomposer la gestion du module compas tel que :




- Diviseur : ce bloc représente un diviseur permettant de générer un signal de fréquence à 10 kHz équivalent à un degré. Il va notamment permettre de déterminer le nombre de degrés dans chaque période du signal PWM.

```
-Diviseur de fr?quence
        LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
      end Diviseur;
14
15
     ⊟architecture Behavioral of Diviseur is
16
17
18
19
              process (clk_50M, raz_n)
variable count : integer range 0 to 4999 ; -- Compteur pour diviser le signal
20
21
22
23
                     if raz_n = '0' then
    count := 0; -- Réinitialisation du compteur lorsque raz_n est actif
    clk_10K <= '0';</pre>
     clk_10k <= '0';
else if (clk_50M'event and clk_50M='1') then
count := count + 1;
   if count = 4999 then
        count := 0;
        clk_10K <= not clk_10K; -- Inversion de la sortie pour générer une fréquence de 10 KHz</pre>
24
25
26
27
28
29
30
31
32
33
34
35
                  -- clk_10K <= end if; end if; end if;
                                count := count ;
               end process;
36
        end Behavioral;
```

Code du diviseur à 10 khz

```
□architecture arch_testbanech_Diviseur of testbanech_Diviseur is
             component Diviseur is
                     clk_50M : in STD_LOGIC :='0';--on définit l'entrée clk_50M raz_n : in STD_LOGIC:='0';--on définit l'entrée raz_n clk_10K : inout STD_LOGIC:='0'--on définit l'entrée clk_10K
            end component;
signal s_clk_50M:
signal s_raz_n:
signal s_clk_10K:
                                            STD_LOGIC :='0';--on crée le signal qui est relié avec l'entrée clk_50M
STD_LOGIC:='0';--on crée le signal qui est relié avec l'entrée s_raz_n
STD_LOGIC:='1'; --on crée le signal qui est relié avec la sortie clk_10k
            Diviseur1 :Diviseur
            port map (
clk_50M => s_clk_50M ,
      raz_n => s_raz_n,
clk_10K => s_clk_10K
            tb_clk_50M_process :process
      tb_reset_process:process
            s_raz_n<= '1' ;-- mettre les valeur de s_raz_n pour la Simulation
            wait for 1ms;
s_raz_n<= '0';
            wait for 1ms;
s_raz_n<= '1';
            wait;
end process;
       end arch_testbanech_Diviseur;
```


Code du testbench



Simulation du diviseur 10 khz

 Diviseur1HZ : Ce bloc va permettre de générer la seconde pour le rafraîchissement des données

Code du diviseur à 1 hz




Simulation du diviseur 1hz

 Pulse_Width_Measurer : ce bloc va permettre la recopie du signal du diviseur de 10 kHz suivant les fronts montants du signal PWM

```
| Tibrary IEEE; | use IEEE; STD_LOGIC_ARITH.ALL; | use ieee.numeric_std.all; | use iee
```

Code du Compteur

Code du testbench



Simulation du compteur

Data_Acquisition : Ce bloc représente le traitement des données pour aboutir aux signaux de sorties attendus suivant le mode fonctionnement.

```
Tibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
12345678901113145678901123456678901123445444445
          □ entity Data_Acquisition is
□ Port ( clk : in STD_LOGIC; -- Horloge 1 Hz
□ continu : in STD_LOGIC; -- Mode Continu (1) ou Monocoup (0)
□ start_stop : in STD_LOGIC; -- Démarre une acquisition (1) ou remet à 0 data_valid (0)
□ resultat : in STD_LOGIC_VECTOR(8 downto 0); -- Valeur en binaire sur 9 bits
□ data_valid : out STD_LOGIC; -- Indicateur de mesure valide
□ data_compas : out STD_LOGIC_VECTOR(8 downto 0) -- Résultat de l'acquisition
            end Data_Acquisition;
          architecture Behavioral of Data_Acquisition is
    signal data_compas_internal : STD_LOGIC_VECTOR(8 downto 0);
    signal data_valid_internal : STD_LOGIC := '0';
          process (clk)
begin
if rising_edge(clk) then
if continu = '1' then
                                                    data_compas_internal <= resultat;</pre>
                                          else
if start_stop = '1' then
data_compas_internal <= resultat;
                                          end if;
                                                              data_compas_internal <= "000000000";
                                          if start_stop = '1' then
   data_valid_internal <= '1';</pre>
                                                    data_valid_internal <= '0';
                                 end if;
                        end process;
            data_valid <= data_valid_internal;
  data_compas <= data_compas_internal-10;|
end Behavioral;</pre>
```

Code du bloc d'acquisition

Conclusion:

Pour conclure, l'ensemble de nos blocs fonctionnent distinctement et se simulent. Néanmoins nos signaux de sorties ne se simulent pas ensemble afin de représenter le fonctionnement du compas.