

КАФЕДРА

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

# «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ <u>ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ</u>

КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)

НАПРАВЛЕНИЕ ПОДГОТОВКИ <u>09.03.04 ПРОГРАММНАЯ ИНЖЕНЕРИЯ</u>

#### ОТЧЕТ

по лабораторной работе № 2\_

Название: Исследование дешифраторов

Дисциплина: Архитектура ЭВМ

Студент	ИУ7И-44Б		Динь Вьет Ань
	(Группа)	(Подпись, дата)	(И.О. Фамилия)
Преподаватель			А.Ю. Попов
		(Подпись, дата)	(И.О. Фамилия)

**Цель работы** — изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

# 1. Исследование линейного двухвходового дешифратора с инверсными выходами:

а) собрать линейный стробируемый дешифратор на элементах 3*И*-*НЕ*; наборы входных адресных сигналов *A0*, *A1* задать в выходы *Q0*, *Q1* четырехразрядного счетчика; подключить световые индикаторы к выходам счетчика и дешифратора (рис 1.1)




Рис 1.1 Линейный стробируемый дешифратор

б) подать на вход счетчика сигнал с выхода ключа (Switch) лог. 0 и 1 как генератора одиночных импульсов; изменяя состояние счетчика с помощью ключа, составить таблицу истинности нестробируемого дешифратора (т.е. при EN=1)(таблица 1.1)

Таблица 1.1 Таблица истинности нестробируемого дешифратора

EN	A1	A2	F1	F2	F3	F4
0	X	X	1	1	1	1
1	0	0	0	1	1	1
1	0	1	1	0	1	1
1	1	0	1	1	0	1
1	1	1	1	1	1	0

в) подать на вход счетчика сигнал генератора и снять временные диаграммы сигналов дешифратора; временные диаграммы здесь и в дальнейшем наблюдать на логическом анализаторе(рис 1.2)

#### Изменяем схему:




Рис 1.2 Линейный стробируемый дешифратор с сигналом генератора на входе Снимаем временные диаграммы (рис 1.3):




Рис 1.3 Временные диаграммы линейного дешифратора

г) определить амплитуду помех, вызванных гонками, на выходах дешифратора(рис 1.4)




Рис 1.4 Амплитуда помех

амплитуду помех: ~334ns

д) снять временные диаграммы сигналов стробируемого дешифратора; в качестве стробирующего сигнала использовать инверсный сигнал генератора, задержанный линией задержки логических элементов (повторителей и инверторов) (рис 1.5)

### Поставим 2 инвертора:




Рис 1.5 Стробируемый дешифратор с использованием инверторов для задержки сигнала генератора

Получим следующие временные диаграммы (рис 1.6):




Рис 1.6 Временные диаграммы дешифратора с задержанным сигналом генератора *е) опередить время задержки, необходимое для исключения помех на выходах дешифратора, вызванных гонками.* 

Диаграмма снята со схемы из рисунка 1.2:




Рис 1.7 Время задержки, необходимое для устранения помех на выходах дешифратора

#### 2. Исследование дешифраторов ИС К155ИД4 (74LS155)

а) снять временные диаграммы сигналов двухвходового дешифратора, подавая на его адресные входы 1 и 2 сигналы Q0 и Q1 выходов счетчика, а на стробирующие входы E3 и E4 – импульсы генератора, задержанные линией задержки; Схема рис (2.1):




Рис 2.1 Дешифратор 74LS155

Построим временные диаграммы(рис 2.2):



Рис 2.2 Временные диаграммы дешифратора 74LS155

б) определить время задержки стробирующего сигнала, необходимое для исключения помех на выходах дешифратора(рис 2.3);




Рис 2.3 Время задержки сигнала для исключения помех на дешифраторе

в) собрать схему трехвходового дешифратора на основе дешифратора К155ИД4, задавая входные сигналы A0, A1, A2 с выходов Q0, Q1, Q2 счетчика; снять временные диаграммы сигналов дешифратора и составить по ней таблицу истинности(рис 2.4).




Рис 2.4 Трехвходовый дешифратор

Построим временные диаграммы(рис 2.5):




Рис 2.5 Временные диаграммы трёхвходового дешифратора

Опираясь на временные диаграммы, построим таблицу истинности:

Таблица 2.1	Таблица истинности	дешифратора	74LS155

Q0	Q1	Q2	F0	F1	F2	F3	F4	F5	<b>F6</b>	<b>F7</b>
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

## 3. Исследование дешифраторов ИС КР531ИД14 (74LS139) аналогично п.2.

ИС 74LS139 содержит два дешифратора DC 2-4 (U1A и U1B) с раздельными адресными входами и разрешения. Входы разрешения — инверсные. Так как каждый дешифратор имеет один вход разрешения, то для образования двух инверсных входов необходимо перед входом разрешения включить двухвходовой ЛЭ. Чтобы на выходе ЛЭ получить функцию конъюнкции Not(EN1) · Not(EN2), ЛЭ при наборе 00 входных сигналов должен формировать выходной сигнал 0, а на остальных наборах входных сигналов — 1 (рис 3.1)




Рис 3.1 Два дешифратора DC 2-4




Рис 3.2 Временные диаграммы двух дешифраторов

### 4. Исследовать работоспособность дешифраторов ИС 533ИД7 (74LS138)

а) снять временные диаграммы сигналов нестробируемого дешифратора DC 3-8 UC 533UД7, подавая на его адресные входы 1, 2, 4 сигналы Q0, Q1, Q2 с выходов счетчика, а на входы разрешения E1, E2, E3 — сигналы лог. 1, 0, 0 соответственно(рис 4.1 и 4.2)




Рис 4.1 Дешифратор DC 3-8 (74LS138)




Рис 4.2 Временные диаграммы дешифратора DC 3-8 (74LS138)

б) собрать схему дешифратора DC 5-32 согласно методике наращивания числа входов и снять временные диаграммы сигналов, подавая на его адресные входы сигналы Q0, Q1, Q2, Q3, Q4 с выходов 5-разрядного счетчика, а на входы разрешения — импульсы генератора, задержанные линией задержки макета(рис 4.3 и 4.4)




Рис 4.3 Дешифратор 5-32




Рис 4.4 Временные диаграммы дешифратора 5-32

**Вывод:** Были изучены принципы построения и методы синтеза дешифраторов, произведено макетирование и экспериментальное исследование дешифраторов.

#### Контрольные вопросы

# 1. Что называется дешифратором?

Дешифратор - это комбинационный узел с п входами и N выходами, преобразующий каждый набор двоичных входных сигналов в активный сигнал на выходе, соответствующий этому набору.

# 2. Какой дешифратор называется полным (неполным)?

Дешифратор, имеющий  $2^n$  выходов, называется полным, при меньшем числе выходов - неполным.

3. Определите закон функционирования дешифратора аналитически и таблично. Функционирование дешифратора DC n-N определяется таблицей истинности:

Входы						Выходы						
EN	$A_{n-1}$	$A_{n-2}$	$A_{n-3}$	•••	$A_1$	$A_0$	$F_0$	$F_1$	$F_2$	•••	$F_{N-2}$	$F_{N-1}$
0	X	X	X		X	X	0	0	0	•••	0	0
1	0	0	0		0	0	1	0	0	•••	0	0
1	0	0	0		0	1	0	1	0	•••	0	0
1	0	0	0		1	0	0	0	1	•••	0	0
	•••			•••		•••				•••		
										•••		
1	1	1	1	•••	1	0	0	0	0	•••	1	0
1	1	1	1	•••	0	1	0	0	0	•••	0	1

## 4. Поясните основные способы построения дешифраторов.

Линейный дешифратор строится в соответствии с системой из предыдущего вопроса, и представляет собой  $2^n$  конъюнкторов или логических элементов (ЛЭ) ИЛИ-НЕ с n-входами каждый при отсутствии стробирования и с (n+1) входами - при его наличии.

Пирамидальный дешифратор. Строится на основе последовательной (каскадной) реализации выходных функций. На первом этапе реализуются конъюнкции двух переменных. На втором — все конъюнкции трех переменных путем логического умножения каждой ранее полученной конъюнкции двух переменных на переменную  $A_2(\overline{A_2})$ . На третьем этапе каждую из полученных выше конъюнкций трех переменных умножают на  $A_3(\overline{A_3})$  и т.д. Таким образом, на каждом следующем этапе получают вдвое больше конъюнкции, чем на предыдущем. Пирамидальные дешифраторы независимо от числа их входов строятся на основе только двухвходовых конъюнкторов.

# 5. Что называется гонками и как устраняются ложные сигналы, вызванные гонками?

Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки (состязания), приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование (выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками). Стробирующий сигнал на

этом входе не должен быть активным во время переходных процессов в дешифраторе.

6. Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически?

Пусть для построения сложного дешифратора DC n-N используются простые дешифраторы DC  $n_1-N_1$ , причем  $n_1 << n$ , следовательно и  $N_1 << N$ .

- 1. Число каскадов равно  $=\frac{n}{n_1}$ . Если K целое число, то во всех каскадах используются полные дешифраторы DC  $n_1-N_1$ . Если K правильная или смешанная дробь, то во входном каскаде используется неполный дешифратор DC  $n_1-N_1$ .
- 2. Количество простых дешифраторов DC  $n_1-N_1$  в выходном каскаде равно  $\frac{N}{N_1}$ , в предвыходном  $\frac{N}{N_1^2}$ , в предпредвыходном  $\frac{N}{N_1^3}$  и т.д.; во входном каскаде  $\frac{N}{N_1}$  к . Если  $\frac{N}{N_1}$  к правильная дробь, то это означает, что во входном каскаде используется неполный простой дешифратор.
- 3. В выходном каскаде дешифрируются  $n_1$  младших разрядов адреса сложного дешифратора, в предвыходном следующие  $n_1$  младших разрядов адреса сложного дешифратора и т.д. Во входном каскаде дешифрируется полная или неполная группа старших разрядов адреса. Поэтому  $n_1$  младших разрядов адреса сложного дешифратора подаются параллельно на адресные входы всех дешифраторов выходного каскада, следующие  $n_1$  младших разрядов адреса на адресные входы всех дешифраторов предвыходного каскада и т.д.; группа старших разрядов адреса подается на адресные входы дешифратора.
- 4. Выходы дешифраторов предвыходного каскада соединяются с входами разрешения простых дешифраторов выходного каскада, выходы дешифраторов предпредвыходного каскада с входами разрешения простых дешифраторов предвыходного каскада и тд.