
XI. Операционные устройства ЭВМ

-Целочисленные арифметико-логические устройства: устройства выполнения логических операций, устройства целочисленного сложения/вычитания, устройства целочисленного умножения, устройства целочисленного деления.

Устройства обработки чисел с плавающей запятой: устройства сложения/вычитания, устройства умножения, устройства деления, устройства вычисления функций.

- Устройства SSE арифметики.
- -Операционные устройства состоят из:

Регистров для хранения данных; Шин передачи данных; Комбинационных схем реализации функций;



Устройства целочисленного сложения/вычитания -Накапливающие сумматоры (последовательные).

-Параллельные сумматоры: с последовательным переносом, с параллельным переносом, с условным переносом, с групповой структурой.

Схема последовательного сумматора




Схема параллельного сумматора с последовательным переносом






Схема сумматора с условным переносом




Структура блока типа SLICEL

	а	b	LUT	S	С
0	0	0	0	0	ab
0	0	1	1	1	C,
0	1	0	1	1	C,
0	1	1	0	0	ab
1	0	0	0	1	ab
1	0	1	1	0	Ċ,
1	1	0	1	0	C,
1	1	1	0	1	ab




Архитектура ЭВМ

Схема параллельного сумматора с параллельным переносом



Устройство целочисленного сложения/вычитания



Устройства целочисленного умножения

Умножение сводится к последовательному формированию частных произведений и их сложению.

По способу формирования частных произведений:

умножение со старших разрядов множителя со сдвигом влево, умножение с младших разрядов множителя со сдвигом вправо.


По способу накопления частных произведений: матричные умножители, древовидные умножители.


Способы ускорения работы устройств умножения:

- сокращение количества частных произведений;
- обработка нескольких разрядов множителя за такт;
- параллельное вычисление нескольких СЧП;
- конвейеризация умножителей.

Умножение со старших разрядов множителя со сдвигом влево

Старший разряд множителя определяет очередное частное произведение (ЧП), которое складывается с накопленной суммой частных произведений (СЧП). После этого СЧП и множитель сдвигаются на один разряд влево.






(-) 2-п разрядный сумматор и шины данных.

30


Умножение с младших разрядов множителя со сдвигом вправо



(+) n-разрядный сумматор и шины данных. Архитектура ЭВМ ИУ7 Младший разряд множителя определяет очередное частное произведение (ЧП), которое складывается с накопленной суммой частных произведений (СЧП). После этого СЧП и множитель сдвигаются на один разряд вправо.

X B 1 1 0 6 X B 1 0 1 5 ΥΠ0 1 1 0 СЧП0-> 0 1 1 0 ЧП1 0 0 0 СЧП1=СЧП0+ЧП1 0 1 1 0 СЧП1-> 0 0 1 1 0 ЧП2 1 1 0 30

Матричные умножители





Архитектура ЭВМ

ИУ7


Ç

Матричные умножители






Древовидные умножители (схема Уоллеса)




Матричные умножители












Наращивание размерности умножителей

Конвейеризация умножителей





Устройства целочисленного деления



Деление с восстановлением остатка

Архитектура ЭВМ

ИУ7

Деление без восстановления остатка

Алгоритм:


- 1) ЧO = Делимое*2;
- 2) ЧО = ЧО Делитель * 2ⁿ;
- 3) 40 = 40*2;
- 4) Если ЧО<0 то Ч<-0, ЧО = ЧО + Делитель * 2ⁿ

иначе

5) Если все цифры то конец иначе пункт 3. Архитектура ЭВМ

ИУ7

Схема АЛУ для целочисленного деления



Форматы представления чисел с плавающей запятой (по стандарту IEEE 754 и 784).

Мантисса М числа представляется в нормализованном виде (старший разряд не сохраняется).


+ 1.0001 *
$$2^{+011} = 8.5 = 0$$
 10000010 00010...0 Нормализованная мантисса

Формат	Длина числа	Длина мантиссы	Длина порядка	Смещение порядка	Диапазон чисел
Короткий формат	32	24	8	+127	10 ⁻³⁸ 10 ⁺³⁸
Длинный формат	64	53	11	+1023	10-30810+308
Расширенный формат	80	64	15	+16383	10 ⁻⁴⁹³² 10 ⁺⁴⁹³²

Архитектура ЭВМ

ИУ7

Специальные числовые значения.



Операции над числами с плавающей запятой.

1. Подготовительный этап.

- Разделение упакованного ЧПЗ на группы М,П,З.
- Проверка на специальное числовое значение.

2. Выполнение операции.

- Приведение порядков.
- Определение знака результата.
- Определение мантиссы результата.
- Определение порядка результата.
- Проверка на переполнение, потери значимости мантиссы, потери значимости порядка, неточности, деления на 0.

3. Заключительный этап.

- Проверка на специальное числовое значение.
- Нормализация результата.
- Проверка на переполнение, потери значимости мантиссы, потери значимости порядка, неточности.
- Упаковка полей 3,П,М в ЧПЗ.

Организация операций сложения и вычитания над числами с плавающей запятой.

- 1. Подготовительный этап
- 2. Определение меньшего из двух порядков и проведение операции выравнивания порядков (сдвиг вправо на разность порядков).
- 3. Проверка на потерю значимости одного операнда (неточность).
- 4. Определение результирующего порядка как максимума.
- 5. Сложение мантисс и определение знака результата.
- 6. Проверка на переполнение мантиссы. Если да, то сдвигаем мантиссу вправо и увеличиваем порядок на 1.
- 7. Проверка на переполнение порядка.
- 8. Заключительный этап.

Организация операций умножения чисел с плавающей запятой.

- 1. Подготовительный этап
- 2. Проверка (M1=0 или M2=0). Если да, то P=0.
- 3. Определение порядка результата: Пр = П1+П2-С.
- 4. Проверка на переполнение порядка.
- 5. Определение мантиссы результата: Mp = M1*M2.
- 6. Определение знака результата.
- 7. Заключительный этап.

Организация операций деления чисел с плавающей запятой.

- 1. Подготовительный этап
- 2. Проверка (M1=0 или M2=0). Если деление на ноль, то +/-бесконечность или ошибка.
- 3. Определение порядка результата: Пр = П1-П2+С.
- 4. Проверка на переполнение порядка.
- 5. Определение мантиссы результата: Мр = M1*(1/M2).
- 6. Определение знака результата.
- 7. Заключительный этап.

TABLE 6-5 Floating-Point Multiplication

MULTIPLICATION Instruction	Result from the operation includes one or more of the following: Number in f register. See <i>Trap Event</i> on page 132. Exception bit set. See TABLE 6-12. Trap occurs. See abbreviations in TABLE 6-12. Underflow/overflow can occur.				
FMUL rs_1 , rs_2 $[rs_2, rs_3] \rightarrow rd$	Masked Exceptio	n, TEM = 0	Enabled Exception, TEM - 1		
	Destination Register Written (rd)	Flag(s)	Destination Register Written (rd)	Flag(s), Trap	
+0, [+0 +Normal]	+0	None set.	+0	None set.	
+0, [-0 -Normal]	-0	None set.	-0	None set.	
-0, [+0 +Normal]	-0	None set.	-0	None set.	
-0, [-0 -Normal]	+0	None set.	+0	None set.	
+0, +Infinity	QNaN	Asserts nvc, nva.	No	Asserts nvc. IEEE trap ¹ enabled.	
+0, -Infinity	биям	Asserts nvc, nva.	No	Asserts nvc. IEEE trap enabled.	
-0, +Infinity	биям	Asserts nvc, nva.	No	Asserts nvc. IEEE trap enabled.	
-0, -Infinity	биям	Asserts nvc, nva.	No	Asserts nvc. IEEE trap enabled.	
±Normal, ±Normal	Can underflow/ overflow. See 6.5.		Can underflow/ overflow, See 6.5.		
[+Normal +Infinity], +Infinity	+Infinity	None set.	+Infinity	None set.	
[+Normal +Infinity], -Infinity	-Infinity	None set.	-Infinity	None set.	
[-Normal -Infinity], +Infinity	-Infinity	None set.	-Infinity	None set.	
[-Normal -Infinity], -Infinity	+Infinity	None set.	+Infinity	None set.	

1.IEEE trap means fp_exception_IEEE_754.

TABLE 6-3 Floating-Point Addition

ADDITION Instruction	Result from the operation includes one or more of the following: Number in f register. See Trap Event on page 132. Exception bit set. See TABLE 6-12. Trap occurs. See abbreviations in TABLE 6-12. Underflow/overflow can occur.				
FADD rs_1 , rs_2 [rs_2 , rs_1] $\rightarrow rd$	Masked Exception	, TEM = 0	Enabled Exception, TEM = 1		
rs _{II} → ra	Destination Register Written (rd)	Flag(s)	Destination Register Written (rd)	Flag(s), Trap	
+0, +0	+0	None set.	+0	None set.	
+0, -0	+0 (FSR.RD = 0,1,2) -0 (FSR.RD = 3)	None set.	+0 (FSR.RD = 0,1,2) -0 (FSR.RD = 3)	None set.	
-0, -0	-0	None set.	-0	None set.	
±0, +Normal	+Normal	None set.	+Normal	None set.	
±0, -Normal	-Normal	None set.	-Normal	None set.	
±0, +Infinity	+Infinity	None set.	+Infinity	None set.	
±0, -Infinity	-Infinity	None set.	-Infinity	None set.	
±Normal, +Infinity	+Infinity	Asserts ofc, ofa, nvc, nva.	No	Asserts ofc, nvc. IEEE trap ¹ enabled.	
±Normal, -Infinity	-Infinity	Asserts ofc, ofa, nvc, nva.	No	Asserts ofc, nvc. IEEE trap enabled.	
+Normal, +Normal	Can overflow. See 6.5.3.		Can overflow. See 6.5.3.		
+Normal, -Normal	±Normal		Normal		
-Normal, +Normal	±Normal		Normal		
-Normal, -Normal	Can underflow. See 6.5.4.		Can underflow. See 6.5.4.		
+Infinity, +Infinity	+Infinity	None set.	+Infinity	None set.	
+Infinity, -Infinity	QNaN	Asserts nvc, nva.	No	Asserts rive. IEEE trap enabled.	
-Infinity, +Infinity	QNaN	Asserts nvc, nva.	No	Asserts rive. IEEE trap enabled.	
-Infinity, -Infinity	-Infinity	None set.	-Infinity	None set.	

1.IEEE trap means fp_exception_IEEE_754.

TABLE 6-6 Floating-Point Division

DIVISION Instruction	Result from the operation includes one or more of the following: Number in f register. See Trap Event on page 132. Exception bit set. See TABLE 6-12. Trap occurs. See abbreviations in TABLE 6-12. Underflow/overflow can occur.				
	Masked Exception, TEM = 0		Enabled Exception, TEM - 1		
FDIV rs_1 , $rs_2 \rightarrow rd$	Destination Register Written (rd)	Flag(s)	Destination Register Written (rd)	Flag(s), Trap	
±0, ±0	sign=0, expo=111111, frac=111111 (QNaN)	Asserts nvc, nva.	No	Asserts nvc. IEEE trap ¹ enabled.	
±0, ±Normal	±0	None set.	±0	None set.	
±0, ±Infinity	±0	None set.	±0	None set.	
+Normal, +0	+Infinity	Asserts nvc, nva.	No	Asserts dzc, nvc. IEEE trap enabled.	
+Normal, -0	-Infinity	Asserts nvc, nva.	No	Asserts dzc, nvc. IEEE trap enabled.	
-Normal, +0	-Infinity	Asserts nvc, nva.	No	Asserts dzc, nvc. IEEE trap enabled.	
-Normal, -0	+Infinity	Asserts nvc, nva.	No	Asserts dzc, nvc. IEEE trap enabled.	
±Normal, ±Normal	Can underflow/overflow. See 6.5.		Can underflow/overflow. See 6.5.		
±Infinity, ±Infinity	QNaN	Asserts nvc, nva.	No	Asserts nvc. IEEE trap enabled.	
+Infinity, +Normal	+Infinity	None set.	+Infinity	None set.	
+Infinity, -Normal	-Infinity	None set.	-Infinity	None set.	
-Infinity, +Normal	-Infinity	None set.	-Infinity	None set.	
-Infinity, -Normal	+Infinity	None set.	+Infinity	None set.	

1.IEEE trap means fp_exception_IEEE_754.

Устройства выполнения векторных операций (Эльбрус1,Intel,AMD,Sun,IBM,MIPS).

Устройство выполнения целочисленных ММХ операций (MultiMedia eXtensions, Intel) и SSE операций (Streaming SIMD Extension) предназначены для ускорения приложений, ориентированных на выполнение однотипных действий с большими массивами целочисленных и вещественных данных. С данными такого типа обычно работают мультимедийные, графические и коммуникационные программы.

Операнды MMX и SSE операций упакованы в группы по 32,64,80,128 разрядов. Выполнение арифметических операций над операндами группы выполняются параллельно.

```
Технология SIMD (ИТМ и ВТ, Эльбрус 1) 1978 год Технология MMX (Intel Pentium MMX, Intel P6, ...) 1992 год Технология SSE (Intel P6, Intel NetBurst, ...) Технология 3DNow (AMD K6, ...) Технология AltiVec (IBM PowerPC) Технология VIS (Sun UltraSPARC II) Технология ASE (MIPS 24KE, 74K)
```

Форматы чисел в микропроцессорах Intel, AMD

