

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

Дисциплина «Архитектура ЭВМ»

Лабораторная работа №2

по теме:

«Исследование дешифраторов»

Работу выполнил:

студент группы ИУ7-43Б

Сукочева А.


Работу проверил:


Попов А. Ю.


Цель работы - изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

1. Линейный двухвходовый дешифратор

Файлы: task1, task1_2







Чтобы не было гонок сигналов, стробирующий сигнал не должен быть равен 1 во время переключения сигналов. Построенный в программе мультисим дешифратор является идеальным (так как там элементы не влияют друг на друга), поэтому можно не устанять гонки сигналов (в схеме видно, что условие выше не соблюдается). В реальной жизни это надо делать, учитывая при этом время задержки. В нашем случае среднее время задержки находится как сумма средних времен прохода сигнала через элемент НЕ и через элемент И-НЕ.


Таблица переходов:


Е	A1	A2	F1	F2	F3	F4
0	\forall	\forall	1	1	1	1
1	0	0	0	1	1	1
1	0	1	1	0	1	1
1	1	0	1	1	0	1
1	1	1	1	1	1	0

2. Дешифратор ИС К155ИД4 (74LS155)

Двухвходовый


Файл: task2






Трехвходовый

Файл: task3







A1	A2	A3	F1	F2	F3	F4	F5	F6	F7	F8
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

3. Исследование дешифраторов ИС КР531ИД14

Файл: task4







В данной схеме генератор U6 является источником стробирующего сигнала (разрещающего). Младший бит — 1ый элемент и т.д.

3. Трехвходовый дешифратор 533ИД7 (74LS138)

Файл: task5





Контрольные вопросы

- 1. Что называется дешифратором? Дешифратором называется комбинационный узел с п входами и N выходами, преобразующий каждый набор двоичных входных сигналов в активный сигнал на выходе, соответствующий этому набору.
- 2. Какой дешифратор называется полным (неполным)? Дешифратор, имеющий 2n выходов, называется полным, при меньшем числе выходов - неполным.
- 3. Определите закон функционирования дешифратора аналитически и таблично. Функционирование дешифратора DC n-N определяется таблицей истинности:

Входы					Выходы							
EN	A _{n-1}	A _{n-2}	A _{n-3}		\mathbf{A}_1	A_0	F ₀	F ₁	F ₂		F _{N-2}	F _{N-1}
0	×	×	×		×	×	0	0	0		0	0
1	0	0	0		0	0	1	0	0		0	0
1	0	0	0		0	1	0	1	0		0	0
1	0	0	0		1	0	0	0	1		0	0
									-			
1	1	1	1		1	0	0	0	0		1	0
1	1	1	1		0	1	0	0	0		0	1

Аналитически описать дешифратор можно совокупностью логических функций в СДНФ:

$$\begin{split} F_0 &= EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_i \cdot \overline{A}_1 \cdot \overline{A}_0 \,, \\ F_1 &= EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_i \cdot \overline{A}_1 \cdot A_0 \,, \\ F_2 &= EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_i \cdot A_1 \cdot \overline{A}_0 \,, \\ \vdots &\vdots &\vdots &\vdots &\vdots &\vdots \\ F_{N-2} &= EN \cdot A_{n-1} \cdot A_{n-2} \cdot \dots \cdot A_i \cdot A_1 \cdot \overline{A}_0 \,, \\ F_{N-1} &= EN \cdot A_{n-1} \cdot A_{n-2} \cdot \dots \cdot A_i \cdot A_1 \cdot A_0 \,, \end{split}$$

- 4.Поясните основные способы построения дешифраторов. Линейный дешифратор строится в соответствии с системой, представленной в предыдущем вопросе, и представляет собой 2ⁿ конъюнкторов или логических элементов ИЛИ- НЕ с п-входами каждый при отсутствии стробирования и с (n+1) входами при его наличии. Пирамидальный дешифратор строится на основе последовательной (каскадной) реализации выходных функций. На первом этапе реализуются конъюнкции двух переменных. На втором все конъюнкции трех переменных путем логического умножения каждой ранее полученной конъюнкции двух переменных на переменную.. Таким образом, на каждом следующем этапе получают вдвое больше конъюнкции, чем на предыдущем. Пирамидальные дешифраторы независимо от числа их входов строятся на основе только двухвходовых конъюнкторов.
- 5. Что называется гонками и как устраняются ложные сигналы, вызванные гонками? Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки (состязания), приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование (выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками). На рис. 1 показан вход разрешения EN. Стробирующий сигнал на этом входе не должен быть активным во время переходных процессов в дешифраторе.
- 6. Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически?Пусть для построения сложного дешифратора DC n-N используются простые дешифраторы DC n1 N1, причем n1 << n, следовательно и N1 << N.
- 1. Число каскадов равно K = n/n1. Если K целое число, то во всех каскадах используются полные дешифраторы DC n1-N1. Если K правильная или смешанная дробь, то во входном каскаде используется неполный дешифратор DC n1-N1.
- 2. Количество простых дешифраторов DC n 1 -N 1 в выходном каскаде равно N/N1 , в предвыходном N/N1^2 , в предпредвыходном N/N1^3 и т.д.; во входном каскаде N/N1^к . Если N/N1^к правильная дробь, то

это означает, что во входном каскаде используется неполный простой дешифратор.

- 3. В выходном каскаде дешифрируются n1 младших разрядов адреса сложного дешифратора, в предвыходном следующие n1 младших разрядов адреса сложного дешифратора и т.д. Во входном каскаде дешифрируется полная или неполная группа старших разрядов адреса. Поэтому n1 младших разрядов адреса сложного дешифратора подаются параллельно на адресные входы всех дешифраторов выходного каскада, следующие n1 младших разрядов адреса на адресные входы всех дешифраторов предвыходного каскада и т.д.; группа старших разрядов адреса подается на адресные входы дешифратора.
- 4. Выходы дешифраторов предвыходного каскада соединяются с входами разрешения простых дешифраторов выходного каскада, выходы дешифраторов предпредвыходного каскада с входами разрешения простых дешифраторов предвыходного каскада и тд.