IV. Элементы и узлы ЭВМ Триггеры

Триггер – логический элемент, который может находиться в одном из двух устойчивых состояний.

S, J – входы установки триггера в «1».

R, K – входы установки триггера в «0».

Т – счетный вход триггера.

D – информационный вход триггера D

С – вход синхронизации


Q – прямой выход триггера


Q – инверсный выход триггера

по логике:


- RS, D, T, JK по способу приема:
- Асинхронные,
- Синхронные,
- Одноступенчатые,
- Двухступенчатые по способу синхронизации
- управляемые фронтом/спадом (динамические).
- управляемые уровнем (защелки)


Одноступенчатый асинхронный RS-триггер







Одноступенчатый синхронный RS-триггер







Двухступенчатый синхронный RS-триггер









Т-триггер









ЈК-триггер




J(t)	K(t)	Q(t+1)	Режим
0	0	Q(t)	Хранение
0	1	0	Установка «0»
1	0	1	Установка «1»
1	1	Q(t)	Инверсия




RS-триггер на основе JKтриггера




Синхронный Т-триггер на основе ЈК-триггера



D-триггер на основе JKтриггера



Асинхронный Т-триггер на основе JK-триггера



Динамические триггеры

DV-триггер

S T Q Q Q C Q

Cxeмa DVтриггера




Диаграмма работы DV-триггера







Схема трех триггеров




Одноступенчатый асинхронный RS-триггер на элементах ИЛИ-НЕ







В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101




Одноступенчатый асинхронный RS-триггер на элементах И-НЕ







В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101




Одноступенчатый синхронный RS-триггер на элементах И-НЕ







В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101



Двухступенчатый синхронный RS-триггер на элементах И-НЕ







В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101




Двухступенчатый синхронный ЈК-триггер на элементах И-НЕ








В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101



Двухступенчатый синхронный D-триггер на элементах И-НЕ









В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101




Динамический D-триггер на элементах И-НЕ





В ответе необходимо указать значения Q и #Q (т.е. не-Q) в виде последовательности 20 значений 0/1/X (X - неопределенное состояние). Например: 0X11100X100000111101



Регистры


Регистром называется устройство, предназначенное для запоминания слова, а также для выполнения над словом некоторых логических преобразований.

Операции, выполняемые регистром:

- Сброс (установка в 0);
- Прием слова (запись);
- Выдача слова (чтение);
- Сдвиг слова (сдвиг вправо, влево, циклический сдвиг);
- Преобразование параллельного кода в последовательный;
- Поразрядные логические операции.

Условное обозначение универсального регистра

Схема сдвигового регистра



Счетчики

Счетчиком называется узел ЭВМ, предназначенный для подсчета входных сигналов.

Модуль счета: число возможных состояний счетчика.

Классификация счетчиков.

По способу счета: суммирующие, вычитающие, реверсивные.


По модулю счета: двоичные, десятичные,

По способу распространения переноса: с параллельным переносом, с последовательным переносом, с групповой структурой.

По способу синхронизации: асинхронные, синхронные.

По режиму работы: для подсчета входных сигналов, для деления частоты.

Таблица состояний



2007

Счетчик с последовательным переносом





Диаграмма работы (прямой счет)



Счетчик с параллельным переносом






Диаграмма работы



Построение счетчиков с произвольным модулем счета Метод управляемого сброса

Построить счетчик с модулем счета М=9.



Метод модификации связей

Построить счетчик с модулем счета M=7. Состояния счетчика 0,2,3..7,0,2...(состояние «1» пропущено).

Таблица функционирования счетчика

Q(t)	Q(t+1)	Функции возбуждения					
		J2	K2	J1	K1	JO	K0
000	010	0	X	1	X	0	X
010	011	0	X	X	0	1	X
011	100	1	X	X	1	X	1
100	101	X	0	0	X	1	X
101	110	X	0	1	X	X	1
110	111	X	0	X	0	1	X
111	000	X	1	X	1	X	1

Минимизация функций возбуждения







Схема счетчика



Дешифраторы


Дешифратором называется комбинационная схема, преобразующая код, подаваемый на входы, в сигнал на одном из выходов.






Статический риск: кратковременное изменение сигнала, который должен остаться неизменным. Динамический риск: многократное переключение элемента вместо ожидаемого однократно.


Наращивание размерности дешифраторов



Мультиплексоры


Мультиплексором называется комбинационная схема, осуществляющая передачу сигнала с одной из входных информационных линий на выход.






Наращивание размерности мультиплексоров

29




Входные


Пример построения автомата с помощью мультиплексоров



Компаратор

Компаратором называется комбинационная схема, определяющая отношение между двумя словами.





2007

Архитектура ЭВМ


31

Сумматоры

Сумматором называется узел ЭВМ, выполняющий арифметическое сложение кодов чисел.

$$S_{i}=a_{i}\bar{b}_{i}\bar{c}_{i-1}^{T}U\bar{a}_{i}b_{i}\bar{c}_{i-1}^{T}U\bar{a}_{i}\bar{b}_{i}^{T}c_{i-1}Ua_{i}b_{i}$$

Полусумматор выполняет арифметическое сложение кодов двух чисел.



Сумматор выполняет арифметическое сложение кодов двух чисел с учетом переноса в младший разряд.




Схема одноразрядного сумматора

Схема параллельного сумматора с последовательным переносом







Схема сумматора с условным переносом




Структура базовых матричных кристаллов




Типовые структуры макроячеек




- 1 Базовые ячейки (БЯ);
- 2 Промежутки между БЯ для прокладки трасс (транзитные соединения).




Программируемые логические матрицы




Программируемая матричная логика




Классификация ИС по способу обеспечения функциональности




Эволюция ПЛИС




Классификация ПЛИС по типу программируемых связей




Архитектура сложных программируемых логических устройств (CPLD)



Программируемые вентильные матрицы (FPGA)






DS099-2_03_082104

Figure 4: Spartan-3 I/O Banks (top view)

Структура блока типа SLICEL



FXINA FXINB COUT

0 3 1

V.II Основы языка VHDL

(Very high speed integration circuits Hardware Description Language) Стандарт VHDL-87, Стандарт VHDL-93, Стандарт VHDL-AMS

Язык VHDL используется для:

- описания поведения цифровых устройств во времени и при изменении входных воздействий;
- описания структуры цифровых устройств с различной степенью детализации (на системном и блочном уровнях, на уровне регистровых передач, на уровне вентилей);
 - моделирования цифровых устройств;
 - описания тестовых воздействий при моделировании устройств;
- автоматизации преобразования исходного описания схемы в описание на более низком уровне (вплоть до вентильного уровня).


Стили описания:

- <u>поведенческий стиль</u>, при котором для описания проекта используются причинно-следственные связи между событиями на входах устройства и событиями на его выходах (без уточнения структуры);
- <u>структурный стиль описания</u>, при котором устройство представляется в виде иерархии взаимосвязанных простых устройств (подобно стилю, принятому в схемотехнике);
- <u>потоковый стиль описания</u> устройства основан на использовании логических уравнений, каждое из которых преобразует один или несколько входных информационных потоков в выходные потоки.

Примеры описания устройств на языках VHDL и Verilog

Динамический D-триггер (flip-flop with negative edge clock).

VHDL описание



```
library ieee;
                                            process (C, CLR)
use ieee.std logic 1164.all;
                                            begin
                                                 if (CLR = '1')then
entity registers 2 is
                                                     Q <= '0':
port(C, D, CLR: in std_logic;
                                                 elsif (C'event and C='0')then
Q : out std_logic);
                                                      Q \leq D:
end registers 2;
                                                 end if;
                                            end process;
architecture archi of registers 2 is
                                            end archi;
begin
```

V.III Основы языка Verilog HDL


Verilog был разработан фирмой Gateway Design Automation в 1984 г Стандарт Verilog LRM (Language Reference Manual), IEEE1364-1995 принят в 1995 году

Verilog и VHDL

- •VHDL обладает большей универсальностью и может быть использован не только для описания моделей цифровых электронных схем, но и для других моделей.
- •Из-за своих расширенных возможностей VHDL проигрывает в эффективности и простоте, то есть на описание одной и той же конструкции в Verilog потребуется в 3–4 раза меньше символов (ASCII), чем в VHDL.
- •Как и VHDL, Verilog изначально предназначался для моделирования цифровых систем и как средство описания синтезируемых проектов стал использоваться с 1987 г. В настоящее время ведущие пакеты синтеза систем на ПЛИС, такие как продукты фирм Synopsis, Caddence, Mentor Graphics, многих производителей ПЛИС, поддерживают синтез с описания на языке Verilog.
- •Создавать свои типы данных в Verilog нельзя. Основной тип данных для синтезируемых описаний: целое integer (32-битовое со знаком).
- •В Verilog могут быть использованы специфические объекты (UDP, Specify-блоки), не имеющие аналогов в VHDL, а также многочисленные функции PLI (Program Language Interface).


Динамический D-триггер (flip-flop with positive edge clock). Verilog описание

```
module v_registers_2 (C, D, CLR, Q);
input C, D, CLR;
output Q;
reg Q;
always @(negedge C or posedge CLR)
begin
    if (CLR)
        Q \le 1'b0;
    else
        Q \leq D:
    end
endmodule
```



Буфер с третьим состоянием (buft). VHDL описание


```
entity three st 1 is
port(T : in std_logic;
I : in std_logic;
O : out std_logic);
end three_st_1;
architecture archi of three_st_1 is
begin
    process (I, T)
    begin
         if (T='0') then
              O \leq I
         else
              O <= 'Z':
         end if;
    end process;
    -- Variant 2
    -- O <= I when (T='0') else 'Z';
end archi;
                   Архитектура ЭВМ
```



```
Буфер с третьим состоянием (buft).
             Verilog описание
module v_three_st_1 (T, I, O);
input T, I;
output O;
reg O;
always @(T or I)
begin
    if (~T)
        O = I;
    else
         O = 1'bZ;
end
//Variant 2
assign O = (\sim T) ? I: 1'bZ;
endmodule
```

Счетчик с разрешением счета (Counter).

```
VHDL описание
    library ieee;
    use ieee.std logic 1164.all;
    use ieee.std_logic_unsigned.all;
    entity counters 5 is
    port(C, CLR, CE : in std logic;
    Q : out std_logic_vector(3 downto 0));
    end counters 5;
    architecture archi of counters 5 is
    signal tmp: std logic vector(3 downto 0);
     begin
          process (C, CLR)
          begin
               if (CLR='1') then
                    tmp <= "0000";
               elsif (C'event and C='1') then
                    if (CE='1') then
                         tmp \le tmp + 1;
                    end if:
               end if;
          end process;
          Q \leq tmp;
2007end archi;
```




Счетчик с разрешением счета (Counter). Verilog описание

```
module v_counters_5 (C, CLR, CE, Q);
input C, CLR, CE;
output [3:0] Q;
reg [3:0] tmp;
always @(posedge C or posedge CLR)
begin
    if (CLR)
        tmp \le 4'b0000;
    else if (CE)
        tmp <= tmp + 1'b1;
    end
    assign Q = tmp;
endmodule
```

Сдвиговый регистр с последовательной загрузкой (Shift register with serial in and parallel out).

VHDL описание

```
library ieee;
use ieee.std logic 1164.all;
entity shift registers 5 is
port(C, SI : in std_logic;
PO : out std_logic_vector(7 downto 0));
end shift registers 5;
architecture archi of shift registers 5 is
signal tmp: std_logic_vector(7 downto 0);
begin
    process (C)
    begin
         if (C'event and C='1') then
             tmp <= tmp(6 downto 0)& SI;
         end if;
    end process;
    PO \le tmp;
end archi;
```



X10538

Сдвиговый регистр с последовательной загрузкой (Shift register with serial in and parallel out). Verilog описание


```
module v_shift_registers_5 (C, SI, PO);
input C,SI;
output [7:0] PO;
reg [7:0] tmp;

always @(posedge C)
    tmp <= {tmp[6:0], SI};

assign PO = tmp;
endmodule</pre>
```

Дешифратор (Decoder). VHDL описание

```
library ieee;
use ieee.std logic 1164.all;
entity decoders 1 is
port (sel: in std_logic_vector (2 downto 0);
res: out std_logic_vector (7 downto 0));
end decoders 1;
architecture archi of decoders 1 is
begin
      res <= "00000001" when sel = "000" else
         "00000010" when sel = "001" else
         "00000100" when sel = "010" else
         "00001000" when sel = "011" else
         "00010000" when sel = "100" else
         "00100000" when sel = "101" else
         "01000000" when sel = "110" else
         "10000000":
end archi;
```



Архитектура ЭВМ

```
Дешифратор (Decoder).
              Verilog описание
module v_decoders_1 (sel, res);
input [2:0] sel;
output [7:0] res;
reg [7:0] res;
always @(sel or res)
begin
    case (sel)
        3'b000 : res = 8'b00000001;
        3'b001 : res = 8'b00000010;
        3'b010 : res = 8'b00000100:
        3'b011 : res = 8'b00001000;
        3'b100 : res = 8'b00010000;
        3'b101 : res = 8'b00100000;
        3'b110 : res = 8'b01000000;
        default : res = 8'b10000000;
    endcase
end
endmodивхитектура ЭВМ
```

Архитектура ПЛИС типа SOPC

Варианты реализации библиотечных блоков:

```
Soft - ядра.
Firm - ядра.
Hard – ядра.
```

Назначение ядер:

```
Память (ОЗУ, FIFO, кэш- память, ...).
АЛУ (умножители, ...).
Интерфейсная логика (JTAG, PCI, SPI, UART, ...).
```

МП и МК.