

Nota de Aplicación: Sistema de Control de Acceso Distribuido con Validación Dual (Edge & Core)

Johan Sebastian Mendieta Dilbert

Estudiante de Ingeniería Electrónica, Universidad Nacional de Colombia, Sede Manizales

Correo institucional: jomendietad@unal.edu.co

Resumen—El presente documento detalla el diseño, arquitectura de software y desarrollo de hardware de un sistema de control de acceso híbrido. Para resolver las limitaciones de rendimiento y bloqueos de interfaz comunes en sistemas integrados monolíticos, se propone una arquitectura de doble nodo. Un STM32 (Edge Node) gestiona las interfaces físicas de tiempo real (RFID, PIR, OLED, Relé), mientras un ESP32-S3 (Core Node) asume la carga computacional de conectividad Wi-Fi, servidor web y procesamiento biométrico de visión artificial. Se expone la transición de una prueba de concepto basada en hardware comercial hacia el diseño de una PCB personalizada en Altium Designer que integra un microcontrolador STM32F030C8T6 junto a una etapa de potencia de alta eficiencia. Toda la lógica del firmware opera bajo una estricta arquitectura modular de tres capas, garantizando la independencia del hardware.

Index Terms—STM32, ESP32-S3, Control de Acceso, Arquitectura de 3 Capas, PCB, Altium Designer, Visión Artificial.




Figura 1: Diagrama de bloques general de la arquitectura de hardware del sistema. Se ilustra el flujo de señales de datos (SPI, I2C, UART), señales de control (GPIO) y las principales vías de distribución de energía.

I. INTRODUCCIÓN

Los sistemas modernos de control de acceso enfrentan un desafío técnico considerable: la necesidad de proporcionar una respuesta física instantánea a estímulos de hardware (como la lectura de una tarjeta o la detección de movimiento) al mismo tiempo que ejecutan tareas asíncronas de alta carga computacional (como reconocimiento facial o transmisión de video web). Implementar esto en un único System-on-Chip (SoC) habitualmente resulta en bloqueos (cuellos de botella) o en la pérdida de la naturaleza determinista del sistema.

Para solventar esta problemática, se implementó una topología distribuida que separa las responsabilidades de control físico (Edge) de las responsabilidades lógicas y conectivas (Core). Esta nota de aplicación documenta el diseño integral de este sistema, abarcando desde las reglas estrictas de desarrollo del firmware en C, hasta el diseño de la placa de circuito impreso (PCB) final que acopla ambos subsistemas.

II. ARQUITECTURA DEL SISTEMA DE HARDWARE

El diseño se divide conceptualmente y físicamente en dos nodos comunicados asíncronamente mediante un bus UART (Tx/Rx) operando a 115200 baudios.

Figura 1. Diagrama de bloques general del sistema mostrando la división entre el Edge Node (STM32) y el Core Node (ESP32-S3).

II-A. Nodo de Borde (Edge Node) - STM32

Este nodo opera bajo restricciones de tiempo real estricto, priorizando la seguridad y la retroalimentación inmediata del usuario.

- **Lector RFID (MFRC522):** Módulo genérico comunicado por bus SPI, encargado de la validación primaria de credenciales locales.
- **Pantalla OLED (SSD1306):** Interfaz visual controlada por bus I2C.
- **Sensor de Presencia (PIR):** Conectado a un GPIO de entrada, actúa como verificación de presencia física

en la puerta (mitigación de ataques de presentación fotográfica).

- **Actuador (Relé):** Controla el bloqueo electromecánico de la puerta.

II-B. Nodo Central (Core Node) - ESP32-S3

Encargado de tareas de ancho de banda elevado y tiempos de ejecución variables.

- **Conectividad Wi-Fi y Web:** Implementa la pila lwIP en modo estación (STA), levantando un servidor asíncrono para el manejo de endpoints HTTP y WebSockets.
- **Almacenamiento No Volátil (NVS):** Administra credenciales y registros del sistema.
- **Procesamiento Visual:** Ejecuta el algoritmo heurístico de extracción y validación de características faciales.

III. ESTRICTA ARQUITECTURA MODULAR DE SOFTWARE (3 CAPAS)

El éxito de la migración tecnológica, pasando de una tarjeta de evaluación Nucleo-L476RG a una PCB personalizada basada en un STM32F0, recae en la implementación rigurosa de una arquitectura de software de 3 capas. Esta metodología aísla la lógica de negocio de las librerías del fabricante (HAL de STM32 o ESP-IDF).

Tanto en el ecosistema PlatformIO (STM32) como en ESP-IDF nativo (ESP32), el código en inglés se estructura de la siguiente manera:

III-1. Capa BSP (Board Support Package): Es la única capa autorizada para incluir librerías de fabricantes e interactuar directamente con registros físicos de hardware. Todos los módulos periféricos (`bsp_uart.c`, `bsp_rfid.c`) exponen su funcionalidad mediante rutinas abstractas encapsuladas finalmente en un archivo maestro `bsp_placa.h`.

III-2. Capa App (Business Logic): Construida alrededor de la cabecera maestra `app.h`. Contiene las máquinas de estado finito (FSM) no bloqueantes que rigen el comportamiento del sistema. La inclusión de cabeceras relacionadas con hardware está estrictamente prohibida en esta sección. La FSM principal transiciona entre tres estados principales:

- **STATE_IDLE:** El sistema realiza *polling* no bloqueante al RFID y evalúa interrupciones de la UART y del PIR.
- **STATE_ACCESS_GRANTED:** Energiza el relé y expone un mensaje de bienvenida. Retorna a IDLE automáticamente tras 3000 ms calculados con la marca de tiempo `BSP_GetTicks()`.
- **STATE_ACCESS_DENIED:** Mantiene el cierre de seguridad y genera una retroalimentación de rechazo transitoria.

III-3. Capa Main: Completamente limpia, invoca `App_Init()` y ejecuta continuamente `App_Task()` dentro de un bucle infinito, sin interactuar jamás con periféricos.

IV. PROCESAMIENTO DE VISIÓN ARTIFICIAL

Para el reconocimiento facial, en lugar de saturar el ESP32-S3 con modelos vectoriales masivos orientados a la NPU, el

módulo `app_cv.c` emplea un algoritmo heurístico ultraligero y determinista, optimizando el consumo y maximizando los FPS en el microcontrolador.

IV-A. Segmentación y Bounding Box

El fotograma en el búfer es sometido a segmentación mediante umbrales de color de piel (*Skin Color Thresholding*). Se analiza el espacio de color para identificar grupos de píxeles viables que cumplan reglas estrictas, trazando un área delimitadora para el rostro.

IV-B. Template Matching y Suma de Diferencias (SSD)

La región de interés extraída se comprime espacialmente a una cuadrícula en escala de grises aproximada de 10×10 píxeles. La inferencia matemática compara esta matriz (*PixelActual*) con la firma almacenada en el sistema (*PixelPlantilla*) usando la métrica de la Suma de Diferencias al Cuadrado (SSD):

$$SSD = \sum_{i=0}^{99} (PixelActual_i - PixelPlantilla_i)^2 \quad (1)$$

Si el cálculo de SSD arroja un valor inferior al umbral de reconocimiento (`RECOGNITION_THRESHOLD`), el ESP32 transmite el byte 'K' (Known) al STM32; de lo contrario, envía 'U' (Unknown). El STM32 somete este veredicto a una **Validación de Presencia Cruzada**, concediendo el acceso únicamente si el comando 'K' coincide con un flanco activo del sensor PIR.

V. DISEÑO ELECTRÓNICO Y PCB PERSONALIZADA

La prueba de concepto (PoC) inicial demostró la estabilidad de la máquina de estados sobre hardware en protoboard utilizando componentes prestados. El diseño electrónico definitivo traslada esta topología a una PCB a la medida diseñada en Altium Designer.




Figura 2. Extracto del diagrama esquemático diseñado en Altium, evidenciando las etapas de procesamiento y control de hardware periférico.

V-A. Migración de Unidad Central (Edge)

Se incorporó el microcontrolador **STM32F030C8T6** como núcleo local permanente, en sustitución del STM32L4. Se previó la modularidad del nRF54L05, pero para este ciclo, la placa integra el ESP32-S3 a través de arreglos de conectores (*headers*).

V-B. Árbol de Potencia y Eficiencia

El diseño toma voltaje primario (típicamente 12V DC para saturar la bobina del electroimán o cerradura) y lo reduce mediante un regulador Buck de alta eficiencia **TPS54329** de Texas Instruments. Para esta etapa de conmutación se desarrollaron los *footprints* personalizados garantizando el manejo térmico, apoyado por:

- Inductores de potencia montados en superficie (Pulse Electronics BDCD002520122R2MS1 y Würth Elektronik 74438356033).
- Redes de capacitores multicapa cerámicos (MLCC) de Murata y Samsung (ej. CL31B106KAHNFNE) para el filtrado de rizado a la entrada y salida.

inductivo del relé) del dominio lógico. Se implementaron polígonos de vertido (GND Planes) ininterrumpidos bajo los buses críticos de comunicación (SPI para RFID, I2C para OLED) y se garantizó protección transitoria usando un fusible térmico rearmable PTC (Bel Fuse 0ZCG0110AF2C).

Las interfaces externas se resuelven mediante el jack de entrada de potencia (Same Sky PJ-012B) y bloques de terminales robustos (Altech MBES-152) para la conexión a la cerradura eléctrica.

VI. CONCLUSIÓN

El desarrollo del Sistema de Control de Acceso Distribuido demuestra satisfactoriamente cómo la separación computacional entre Edge y Core previene cuellos de botella críticos en el tiempo de respuesta, garantizando que el reconocimiento visual heurístico por SSD no ralentice las operaciones físicas de seguridad local.

El flujo metodológico implementado permitió realizar pruebas sobre placas comerciales e iterar hacia un esquemático industrial propio sin modificar la capa lógica (*App Layer*) del firmware en absoluto. A partir del empaquetado final de los archivos de fabricación (Gerbers), la manufactura de la PCB diseñada en Altium consolidará un producto compacto de alto rendimiento biométrico apto para implementaciones en sitio.

REFERENCIAS

1. STMicroelectronics, *STM32F030x4/x6/x8/xC Datasheet*, Rev 6.
2. Texas Instruments, *TPS54329 4.5V to 18V Input, 3A Synchronous Step-Down Converter Datasheet*.
3. NXP Semiconductors, *MFRC522 Standard performance MIFARE and NTAG frontend*, Rev 3.9.
4. Espressif Systems, *ESP-IDF Programming Guide*, API Reference.
5. Altium Limited, *Altium Designer Documentation: High-Speed PCB Layout Guidelines*.




Figura 1: Árbol de Potencia del Sistema. Representación de las etapas de regulación y distribución de corriente máxima estimada para cada carga.

Figura 3. Árbol de distribución de potencia mostrando niveles lógicos (3.3V) y derivaciones para periféricos actuadores (5V/12V).

V-C. Consideraciones de Ruteo en la PCB

El trazo de pistas del proyecto separó estrictamente el dominio ruidoso (conmutación del regulador TPS54329 y pico