Conception d'une architecture de calcul de racine carrée

L'objectif de ce mini-projet est la conception d'une architecture numérique sur FPGA pour le calcul de la racine carrée d'un nombre entier non signé A de 2n bits.
L'algorithme de calcul proposé est donné figure 1.

```
D = A ;
R = 0 ;
Z = 0 ;
For i = n-1 downto 0 do
        If R>=0 then
                R = R * 4 + D / 2^(2n-2) – ( 4 * Z + 1 ) ;
        Else
                R = R * 4 + D / 2^(2n-2) +( 4 * Z + 3 ) ;
        End If ;
        If R>=0 then
                Z = 2 * Z + 1 ;
        Else
                Z = 2 * Z ;
        End If ;
        D = D*4 ;
End For ;
Result = Z;
```

Figure 1 : Algorithme de racine carrée

Architectures séquentielles :
a) Proposer une description VHDL comportementale synthétisable de l'architecture, n'utilisant qu'un seul processus, en se donnant comme contrainte d'effectuer **chacune des n itérations nécessaires en 1 coup d'horloge**. Cette architecture sera donc forcément séquentielle. Valider votre modèle en simulation avec n = 32 bits et estimer le temps de calcul en nombre de cycles en fonction de n, n étant le nombre de bits du résultat du calcul.
b) Concevoir en VHDL, afin de minimiser la taille du circuit et d'optimiser ses performances, une version structurelle de l'architecture comportant un chemin de donnée, n'utilisant qu'un seul additionneur, et son unité de contrôle associée. L'architecture de l'entité principale devra être décrite en instanciant des blocs décrits dans des entités séparées (Unité de contrôle, additionneur, registres, …). Valider votre modèle en simulation avec n = 32 bits et estimer le temps de calcul en nombre de cycles en fonction de n, n étant le nombre de bits du résultat du calcul.
c) Implémenter les deux architectures sur une carte DE2-70 ou DE1 pour A codé sur 64 bits et, en utilisant les fréquences maximales obtenues, comparer les performances des deux architectures en termes de **temps de calcul** et de nombre de blocs logiques nécessaires.