

Lab 05: Memory

건양대학교 국방반도체공학과

백종섭 교수

`mem_blank.sv` 를 열고 Comment #1 영역에 RTL을 작성한다.

```
// Comment #1 : 동기 메모리 모듈
logic [15:0] memory [0:255];

always @(posedge clk) begin
    if (write && !read)
        memory[addr] <= data_in;
end

always_ff @(posedge clk) begin
    if (read && !write)
        data_out <= memory[addr];
end
```

 `mem.sv`

`tb_mem_blank.sv` 를 열고 Comment #1, #2를 작성한다.

- Comment #1: write_mem/read_mem task

```
// Comment #1 : write_mem/read_mem task
task write_mem(input logic [7:0] a,
    input logic [15:0] d);
    write    = 1;
    read     = 0;
    addr     = a;
    data_in  = d;
    @(posedge clk);
endtask

task read_mem(input logic [7:0] a);
    write = 0;
    read  = 1;
    addr  = a;
    @(posedge clk);
endtask
```

- Comment #2: 쓰기 후 읽기 검증

```
// Comment #2 : 쓰기 후 읽기 검증
write_mem(8'h00, 16'hAAAA);
write_mem(8'h01, 16'hBBBB);
write_mem(8'h02, 16'hCCCC);
read_mem(8'h00);
read_mem(8'h01);
read_mem(8'h02);
```

 `tb_mem.sv`

- 시뮬레이션하여 파형을 확인한다.

```
cd sim
xrun -f lab05_blank.f -input ../../shm.tcl
```

Expected Waveform:

time	write	read	addr	data_in	data_out	
----	-----	-----	----	-----	-----	
0	0	0	00	0000	xxxx	
100	1	0	00	AAAA	xxxx	#2
200	1	0	01	BBBB	xxxx	
300	1	0	02	CCCC	xxxx	
400	0	1	00	--	xxxx	
500	0	1	01	--	AAAA	
600	0	1	02	--	BBBB	

Comment #3, #4를 추가하고 다시 시뮬레이션한다.

- Comment #3: rw_mem task

```
// Comment #3 : rw_mem task
task rw_mem(input logic [7:0] a,
            input logic [15:0] d);
    write    = 1;
    read     = 1;
    addr     = a;
    data_in  = d;
    @(posedge clk);
endtask
```

- Comment #4: 읽기/쓰기 동시 — 무시

```
// Comment #4 : 읽기/쓰기 동시 — 무시
rw_mem(8'h00, 16'hFFFF);
read_mem(8'h00);
```

 [tb_mem.svg](#)

- 시뮬레이션하여 파형을 확인한다.

```
cd sim
xrun -f lab05_blank.f -input ../shm.tcl
```

Expected Waveform:

time	write	read	addr	data_in	data_out	
----	-----	----	----	-----	-----	
0	0	0	00	0000	xxxx	
100	1	0	00	AAAA	xxxx	#2
200	1	0	01	BBBB	xxxx	
300	1	0	02	CCCC	xxxx	
400	0	1	00	--	xxxx	
500	0	1	01	--	AAAA	
600	0	1	02	--	BBBB	
700	1	1	00	FFFF	CCCC	#4
800	0	1	00	--	--	
900	--	--	--	--	AAAA	

```
cd ..  
cp mem.sv ../../../../design/
```

```
git status
git add mem.sv tb_mem.sv
git add ../../../../design/mem.sv
git commit -m "lab05: mem 설계 완료"
```