

Lab 06: Instruction Register

건양대학교 국방반도체공학과
백종섭 교수

`cpu_pkg_blank.sv` 를 열고 Comment #1 영역에 타입을 정의한다.

```
// Comment #1 : opcode/state 타입 정의
typedef enum logic [2:0] {WFR, BRZ, BRA, LDA, STA, ADD, AND, NOT} opcode_t;
typedef enum logic [2:0] {INST_ADDR, INST_FETCH, INST_LOAD, INST_DECODE,
                          OP_ADDR, OP_FETCH, OP_ALU, UPDATE} state_t;
```

 `cpu_pkg.sv`

`instr_reg_blank.sv` 를 열고 Comment #1 영역에 IR을 작성한다.

```
// Comment #1 : IR 모듈
always_ff @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        ir_opcode <= WFR;
        ir_mode   <= 1'b0;
        ir_rd     <= 2'b0;
        ir_rs     <= 2'b0;
        ir_addr   <= 8'b0;
    end
    else if (enable) begin
        ir_opcode <= opcode_t'(din[15:13]);
        ir_mode   <= din[12];
        ir_rd     <= din[11:10];
        ir_rs     <= din[9:8];
        ir_addr   <= din[7:0];
    end
end
```

 `instr_reg.sv`

`tb_instr_reg_blank.sv` 를 열고 Comment #1, #2를 작성한다.

- Comment #1: load_ir task

```
// Comment #1 : load_ir task
task load_ir(input logic [15:0] instr);
    enable = 1;
    din    = instr;
    @(posedge clk);
    enable = 0;
    @(posedge clk);
endtask
```

- Comment #2: IR 로드 + 필드 디코드 검증

```
// Comment #2 : IR 로드 + 필드 디코드 검증
// ADD m=0, Rd=1, Rs=2, data=0x55
load_ir(16'b101_0_01_10_01010101);
// LDA m=1, Rd=3, Rs=0, data=0xAB
load_ir(16'b011_1_11_00_10101011);
// WFR
load_ir(16'b000_0_00_00_00000000);
```

 `tb_instr_reg.sv`

- 시뮬레이션하여 필드 디코드를 파형으로 확인한다.

```
cd sim
xrun -f lab06_blank.f -input ../../shm.tcl
```

Expected Waveform:

time	enable	din	ir_opcode	ir_mode	ir_rd	ir_rs	ir_addr	
0	0	0000	WFR	0	0	0	00	
100	0	0000	WFR	0	0	0	00	
200	1	A655	WFR	0	0	0	00	#2
300	0	A655	ADD	0	1	2	55	
400	1	7CAB	ADD	0	1	2	55	
500	0	7CAB	LDA	1	3	0	AB	
600	1	0000	LDA	1	3	0	AB	
700	0	0000	WFR	0	0	0	00	

```
cd ..  
cp cpu_pkg.sv instr_reg.sv ../../../../design/
```

```
git status
git add cpu_pkg.sv instr_reg.sv tb_instr_reg.sv
git add ../../../../design/cpu_pkg.sv ../../../../design/instr_reg.sv
git commit -m "lab06: instr_reg 설계 완료"
```