

Lab 07: System Clock

건양대학교 국방반도체공학과
백종섭 교수

`sysclk_blank.sv` 를 열고 Comment #1 영역에 RTL을 작성한다.

```
// Comment #1 : sysclk 모듈
wire clk_i = clk_ext & ~halt;
logic div;

always_ff @(posedge clk_i or negedge rst_n) begin
    if (!rst_n)
        div <= 1'b0;
    else
        div <= ~div;
end

assign clk_sys = div;
```

 `sysclk.sv`

`tb_sysclk_blank.sv` 를 열고 Comment #1을 작성한다.

- Comment #1: 정상 2분주

```
// Comment #1 : 정상 2분주  
repeat(8) @(posedge clk_ext);
```

 `tb_sysclk.sv`

- 시뮬레이션하여 clk_sys가 clk_ext의 2분주인지 확인한다.

```
cd sim
xrun -f lab07_blank.f -input ../../shm.tcl
```

Expected Waveform:

time	rst_n	halt	clk_sys	
----	-----	-----	-----	
0	0	0	0	reset
100	1	0	0	
200	1	0	1	#1
300	1	0	0	
400	1	0	1	
500	1	0	0	
600	1	0	1	
700	1	0	0	
800	1	0	1	
900	1	0	0	

Comment #2를 추가하고 다시 시뮬레이션한다.

```
// Comment #2 : halt 시 클럭 정지  
halt = 1;  
repeat(4) @(posedge clk_ext);
```

 tb_sysclk.sv

- 시뮬레이션하여 halt=1일 때 clk_sys가 정지하는지 확인한다.

```
cd sim
xrun -f lab07_blank.f -input ../../shm.tcl
```

Expected Waveform:

time	rst_n	halt	clk_sys	
----	-----	-----	-----	
0	0	0	0	
100	1	0	0	
200	1	0	1	#1
...				
900	1	0	0	
1000	1	1	0	#2
1100	1	1	0	
1200	1	1	0	
1300	1	1	0	

```
cd ..  
cp sysclk.sv ../../../../design/
```

```
git status
git add sysclk.sv tb_sysclk.sv
git add ../../../../design/sysclk.sv
git commit -m "lab07: sysclk 설계 완료"
```