


Lab07 system clock



위의 사진과 같이 clk_ext와 clk_sys가 2분주로 나타나는 것을 확인함

또한 halt이 1로 바뀌면서 clk_sys가 정지하는 것을 확인함.


Lab08 control FSM



제어신호들이 잘 작동하는 것을 봄. 하지만 mem_wr가 예제와 다르게 나온 것을 확인함.

2500ns에 1로 되어야 하는 데 2250ns에 변하는 것을 확인함

Lab09 CPU core + top 조립



위의 사진과 같이 블록 인스턴스와 top 인스턴스가 잘 연결된 것을 확인함.

아쉽게 state 값을 보지 못 하였음.

또한 halt이 1이 되자 메모리 값들이 0으로 초기화 되는 것을 보았음.