Forelesning 05 Regular Sequential Circuits


Hieu Nguyen

Innledning

- En sekvensielle krets er en krets med minne som danner intern tilstand for kretsen
- Forskjell fra kombinasjonskretser: utgangssignaler er en funksjon av både inngangssignaler og interne tilstand
- Synkron metode er mest brukt i praksis i design av sekvensielle kretser
 - Alle lagringselementer er kontrollert (synkronisert) av et **globalt** klokkesignal, og data blir prøvd/samplet og lagret på enten **stigningsflanke** eller **fallflanke** av klokkesignalet.
 - Skille mellom lagringskomponenter fra kretsen, og derfor blir utviklingsprosess sterkt forenklet

D-FF og Register

- D-FF er en av mest grunnleggende lagringskomponenter i sekvensielle kretser
- Symbolet og funksjonstabell av en positive flanke-triggeret D-FF



Sannhetstabell

CLK	Q*
0	Q
1	Q
	D

D-FF med Asynkron Nullstilling/Reset

- Vi bruker nullstillingssignal til å sette D-FF til '0'
- Operasjon av nullstillingssignalet er avhengig av klokkesignalet


Symbol d DFF clk rst

Sannhetstabell

Rst/Nullstilling	Clk	Q*
1	-	0
0	0	Q
0	1	Q
0		D

D-FF med Synkron 'Enable'


Symbol




Sannhetstabell


Rst	Clk	En	Q*
1	-	-	0
0	0	-	Q
0	1	-	Q
0		0	Q
0		1	D

Synkrone Systemer (1)




Synkrone Systemer (2)






Next-state logikk: er kombinasjonskrets som har externe signaler og intern tilstand som inngangssignaler.

Synkrone Systemer (3)





Outputlogikk: er kombinasjonskrets som genererer utgangssignaler


Synkrone Systemer (4)

State register/ Tilstandsregister: En samling av D-FF-er som blir kontrollert av et felles klokkesignal

Next-state logikk: er kombinasjonskrets som har eksterne signaler og intern tilstand som inngangssignaler.

Output-logikk: er kombinasjonskrets som genererer utgangssignaler

VHDL-koder for sekvensielle kretser D-FF




CLK	Q*
0	Q
1	Q
	D


```
library ieee;
          use ieee.std logic 1164.all;
          entity d ff is
             port(
                clk: in std logic;
                d: in std logic;
                q: out std logic
          end d ff;
          architecture arch of d ff is
          begin
             process(clk)
if (clk'event and clk='1') then q <= d;
                end if:
             end process;
          end arch;
```

VHDL-koder for sekvensielle kretser D-FF

Simuleringskurveform



VHDL-koder for sekvensielle kretser D-FF med nullstillingssignalet




Rst/Nullstilling	Clk	Q*
1	-	0
0	0	Q
0	1	Q
0		D

```
library ieee;
   use ieee.std logic 1164.all;
   entity d ff reset is
      port (
         clk, reset: in std logic;
         d: in std logic;
         q: out std logic
      );
10
11 end d ff reset;
12
   architecture arch of d ff reset is
   begin
15
      process(clk, reset)
16
      begin
17
18
        if (reset='1') then
       elsif (clk'event and clk='1') then
            q \ll d;
21
         end if;
23
      end process;
25 end arch;
```

VHDL-koder for sekvensielle kretser D-FF med nullstillingssignalet

Simuleringskurveform




VHDL-koder for sekvensielle kretser

• D-FF vs. D-FF med nullstillingssignalet

```
library ieee;
use ieee.std logic 1164.all;
entity d ff is
   port (
      clk: in std logic;
      d: in std logic;
      q: out std logic
  );
end d ff;
architecture arch of d ff is
begin
   process(clk)
   begin
      if (clk'event and clk='1') then
         \alpha \ll d;
      end if:
   end process;
end arch;
```

```
2 library ieee;
 3 use ieee.std logic 1164.all;
   entity d ff reset is
       port (
          clk, reset: in std logic;
          d: in std logic;
          q: out std logic
     );
11 end d ff reset;
12
13 architecture arch of d ff reset is
14 begin
       process(clk, reset)
16
       begin
17
        if (reset='1') then
   q <='0';</pre>
          elsif (clk'event and clk='1') then
             q \ll d;
          end if;
       end process;
25 end arch;
```

VHDL-koder for sekvensielle kretser D-FF med enable-signal



Rst	Clk	En	Q*
1	-	-	0
0	0	-	q
0	1	-	q
0		0	Q
0		1	D

```
library ieee;
use ieee.std logic 1164.all;
entity d ff en is
   port (
      clk, reset: in std logic;
      en: in std logic;
      d: in std logic;
      q: out std logic
end d ff en;
architecture arch of d ff en is
begin
   process(clk, reset)
   begin
      if (reset='1') then
         q <= '0';
      elsif (clk'event and clk='1') then
         if (en='1') then
            q <= d;
         end if;
      end if;
   end process;
end arch;
```

TestBench For Sekvensielle Kretser (1)

Libbrary & Entity

```
LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric_std.ALL;

ENTITY dff_en_tb IS
END dff_en_tb;
```

TestBench For Sekvensielle Kretser (2)

Architecture | Component Declaration

```
ARCHITECTURE behavior OF dff en tb IS
39
40
         -- Component Declaration for the Unit Under Test (UUT)
41
42
         COMPONENT d ff en
43
         PORT (
             clk : IN std logic;
44
4.5
             reset : IN std logic;
                    : IN std logic;
46
             d : IN std logic;
             q : OUT std logic
48
49
            );
50
         END COMPONENT;
```

TestBench For Sekvensielle Kretser (3)

Architecture | Testbench Signal Declaration

```
52
53
        --Inputs
54
        signal clk : std logic := '0';
        signal reset : std logic := '0';
55
        signal en : std logic := '0';
56
        signal d : std logic := '0';
58
59
         --Outputs
        signal q : std logic;
60
61
        -- Clock period definitions
63
        constant clk period : time := 10 ns;
64
```

TestBench For Sekvensielle Kretser (4)

Architecture | UUT or Component Instantiation

```
BEGIN
66
          -- Instantiate the Unit Under Test (UUT)
67
68
        uut: d ff en PORT MAP (
69
                clk
                      => clk,
70
                reset => reset,
71
                      => en,
72
                      => d,
                d
73
                q
                      => q
74
```

TestBench For Sekvensielle Kretser (5)

Architecture | Clock Signal Generation

```
76
        -- Clock process definitions
        clk process :process
78
        begin
79
              clk <= '0';
80
              wait for clk period/2;
81
              clk <= '1';
82
              wait for clk period/2;
83
        end process;
84
```

TestBench For Sekvensielle Kretser (6)

 Architecture | Generation of Other Signals – Reset, Enable, Input data


```
-- Stimulus process
         stim proc: process
         begin
            -- hold reset state for 100 ns.
89
90
            wait for 10 ns:
              reset <= '1';
                      <= '0':
92
93
            wait for clk period*1;
                      <= '1';
              reset <= '0':
95
96
              wait until falling edge(clk);
             wait until falling_edge(clk);
              en <= '1';
              wait until falling_edge(clk);
99
              wait until falling edge(clk);
              d <= '0';
102
              wait until falling edge(clk);
              wait until falling edge(clk);
103
104
              en <= '0';
105
            wait:
106
         end process;
```

VHDL-koder for sekvensielle kretser: D-FF med enable-signal

 Simuleringskurveform Name Value D Flip-Flop

Register

 Register er en samling av D-FF-er som blir kontrollert av et felles klokkesignal og nullstillingssignal




Register

- I likhet med D-FF, kan register ha valgfri asynkront nullstillingssignal og synkront enable-signal
- VHDL-koden er identisk til koden til D-FF, unntatt at vi bruker datatabell av datatype (std_logic_vector)
- Eksempel

```
library ieee;
use ieee.std logic 1164.all;
entity reg reset is
   port (
      clk, reset: in std logic;
      d: in std logic vector(7 downto 0);
      q: out std logic vector(7 downto 0)
   );
end reg reset;
architecture arch of reg reset is
begin
   process(clk, reset)
   begin
      if (reset='1') then
         q <= (others=>'0');
      elsif (clk'event and clk='1') then
         q \ll d;
      end if;
   end process;
end arch;
```

Register-fil/ Register file

- En registerfil er en samling av registrer med en inngangssport og en eller flere utgangssporter
- write_address signal (w_addr): spesifiserer hvor data blir lagret
- Read_address signal (r_addr): spesifiserer hvor data blir avlest
- Register/Registerfil blir brukt som rask og midlertidig lagring



Register-fil/ Register file

 Registerfil som består 4 registrer hver har 8 D-FF

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity reg file is
  generic(
     B: integer:=8; -- number of bits
     W: integer:=2 -- number of address bits
  );
  port (
     clk, reset: in std logic;
     wr en: in std logic;
     w addr, r addr: in std logic vector (W-1 downto 0);
     w data: in std logic vector (B-1 downto 0);
     r data: out std logic vector (B-1 downto 0)
end reg file;
architecture arch of reg file is
  -----define the register file-----
  type reg file type is array (2**W-1 downto 0) of
       std logic vector (B-1 downto 0);
  signal array reg: reg file type;
  process(clk, reset)
  begin
     if (reset='1') then
        array reg <= (others=>(others=>'0'));
     elsif (clk'event and clk='1') then
        if wr en='1' then
           array reg(to integer(unsigned(w addr))) <= w data;</pre>
        end if;
     end if:
  end process;
  -- read port
  r_data <= array_reg(to_integer(unsigned(r addr)));</pre>
```