Forelesning 03: RTL-Nivå Kombinasjonskrets


Hieu Nguyen

Innledning

- Vi undersøker HDL-beskrivelse for modul-nivå som består mellomstørrelseskomponenter slik: adderer/adder, komparator/comparator, multiplekser/multiplexer
- De tre komponentene er byggeblokker som blir brukt i register-overføringmetode. Designet basert på de tre blokkene blir derfor henvist som RTL-design [Register Transfer Logic Design]
- Vi først diskuterer om kompleks VHDL-operatorer og konstruksjoner for rutering, etterpå vi skal demonstrere design av en RTL-kombinasjonal kretse gjennom en rekke eksempler

- Logiske operatorer
- Forhold-operatorer
- Aritmetiske operatorer

IEEE std_logic_1164 pakke



IEEE std_logic_1164 pakke

Operator	Description	Data type of operands	Data type of result
a ** b a * b	exponentiation multiplication	integer	integer
a / b a + b a - b	division addition subtraction	integer type for constants and array boundaries, not synthesis	
a & b	concatenation	1-D array, element	1-D array
a = b a /= b	equal to not equal to	any	boolean
a < b a <= b a > b a >= b	less than less than or equal to greater than greater than or equal to	scalar or 1-D array	boolean
not a a and b a or b a xor b	negation and or xor	boolean, std_logic, std_logic_vector	same as operand

Ny operasjon (se på denne senere)

Aritmetiske operatorer


- I VHDL-standard, blir aritmetiske operasjoner definert for heltall datatype og for naturlig datatype
- Vi foretrekker å bruke datatypen som er syntetiserbare og vi bør definere eksakt antall biter og formatet til datatype (dvs: signed, unsigned).
 - Pakken numeric_std blir utviklet for denne hensikten
- Merk: Vi bruker datatype av heltall og naturlig tall for Konstant og datatabell/array-begrensning, men ikke for syntese.

Numeric_std pakke

- Tillegg nye datatyper: unsigned og signed
- Definer forhold- og aritmetiske operatorer for de nye datatypene
- Vi må legge en ekstra setning i bibliotek-deklarasjon til å anrope/invoke denne pakken

```
21
22 library IEEE;
23 use IEEE.STD_LOGIC_1164.ALL;
24 use IEEE.numeric_std.ALL;
25
```


Numeric_std pakke



- Std_logic_vector, usigned, signed blir behandlet forskjellig
- Konverteringsfunksjon eller typecasting er nødt til å konvertere signaler med forskjellige datatyper

Data type of a	To data type	Conversion function/type casting
unsigned, signed	std_logic_vector	std_logic_vector(a)
signed, std_logic_vector	unsigned	unsigned(a)
unsigned, std_logic_vector	signed	signed(a)
unsigned, signed	integer	to_integer(a)
natural	unsigned	to_unsigned(a, size)
integer	signed	to_signed(a, size)

Diagram-presentasjon



Eksempel

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
. . .
signal s1, s2, s3, s4, s5, s6: std_logic_vector(3 downto 0);
```

Teste med Vivado-vhd!!!!

```
signal u1, u2, u3, u4, u5, u6, u7: unsigned(3 downto 0);
```

```
u1 <= s1; -- not ok, type mismatch

u2 <= 5; -- not ok, type mismatch

s2 <= u3; -- not ok, type mismatch

s3 <= 5; -- not ok, type mismatch
```

```
u1 <= unsigned(s1); -- ok, type casting
u2 <= to_unsigned(5,4); -- ok, conversion function
s2 <= std_logic_vector(u3); -- ok, type casting
s3 <= std_logic_vector(to_unsigned(5,4)); -- ok
```

Eksempel

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
. . .
signal s1, s2, s3, s4, s5, s6: std_logic_vector(3 downto 0);
```

Teste med Vivado-vhdl!!!!

```
signal u1, u2, u3, u4, u5, u6, u7: unsigned(3 downto 0);
```

```
u4 <= u2 + u1; — ok, both operands unsigned
u5 <= u2 + 1; — ok, operands unsigned and natural
```

```
s5 <= s2 + s1; -- not ok, + undefined over the types
s6 <= s2 + 1; -- not ok, + undefined over the types
```

Eksempel

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
. . .
signal s1, s2, s3, s4, s5, s6: std_logic_vector(3 downto 0);
```

signal u1, u2, u3, u4, u5, u6, u7: unsigned(3 downto 0);

```
s5 <= std_logic_vector(unsigned(s2) + unsigned(s1)); -- ok
s6 <= std_logic_vector(unsigned(s2) + 1); -- ok
```

Teste med Vivado-vhdl!!!!

Sammenkjedingsoperator Concatenation

- Sammenkjedingsoperator kombinerer segmenter av elementer eller små datatabeller for å danne en stor datatabell
- Eksempel

```
signal a1: std_logic;
signal a4: std_logic_vector(3 downto 0);
signal b8, c8, d8: std_logic_vector(7 downto 0);
```

```
. . .

b8 <= a4 & a4;

c8 <= a1 & a1 & a4 & "00";

d8 <= b8(3 downto 0) & c8(3 downto 0);
```



```
Hvis a1 = 1, a4 = 1100; da får vi
b8 = «1100-1100»
c8 = 11110000
d8 = 1100-0000
```

Sammenkjedingsoperator Concatenation

- En hoved anvendelse av sammenkjedningsoperatoren er å utføre skift-operasjon
- Eksempel

```
signal a : std_logic_vector(7 downto 0);
signal rot, shl, sha : std_logic_vector(7 downto 0);
-- rotate a to right 3 bits

rot <= a(2 downto 0) & a(7 downto 3);
--shift a to right 3 bits og insert 0

shl <= "000" & a(7 downto 3);
--shift s right 3 bits and insert MSB

sha <= a(7) & a(7) & a(7) & a(7 downto 3);</pre>
```



For example: a := «11001010»


rot <= «010-11001»

shl <= «000-11001»

sha <= «111111001»

'Z'-Verdi i Std_Logic Datatype

- 'Z' verdi innebærer høy impedans eller åpen krets
- 'Z' verdi kan syntetiseres ved bruk av tri-state buffer/tre-tilstanders buffer




oe	У
1	Datain
0	ʻZ'


- Operasjon av bufferet blir kontrollert av enable-signal «oe»
 - Hvis oe = '1', inngangssignal slipper gjennom. Ellers utgangssignal fremstår som en åpen krets

'Z'-Verdi i Std_Logic Datatype

Anvendelse av tri-state buffer



When-Else Setning for Tri-state Buffer



oe	у
1	Datain
0	'Z'

Modellering i VHDL

Technical Specification

a (3 downto 0)	b (3 downto 0)	Z
a = b		1
a /= b		0



```
four_bit_comparator_when_else

a(3:0)
b(3:0)

four_bit_comparator_when_else
```

RTL-kode med when-else setning

```
38 architecture Behavioral of four_bit_0
40 begin
41
42    z <= '1' when a = b else
43
44
45 end Behavioral;</pre>
```

Syntaks


```
38 architecture Behavioral of four_bit_0
40 begin
41
42 z <= '1' when a = b else
'0';
44
45 end Behavioral;
```

- Boolske uttrykk blir evaluert på tur til et uttrykk sann/true logikk, og tilsvarende value_expr verdiuttrykk blir tilordnet til signal_name på venstre signal.
- Value_expr_n blir tilordnet til signal_name hvis alle boolske uttrykk er usanne.

Greater than comparator

Technical Specification

a (3 downto 0)	b (3 downto 0)	Z
a > b		1
a <= b		0





Syntaks



Deres koder????

Ruting blir utført ved bruk av 2-til-1 multiplekser







sel signal er en bit, men i0 og i1 kan ha hvilket som helst antall biter. Vi velger 8 bit for i0 og i1

4_to_1 multiplexer

Technical Specification

Sel	Z(1 downto 0)
00	IO(1 downto 0)
01	I1(1 downto 0)
10	I2(1 downto 0)
11	I3(1 downto 0)






Test av four_to_one multiplexer on Basys 3

- Opprette en vhdl_modul med navn: four_to_one_multplexer_top med ingangs og utgangssignal som vist
- Pin tilordning


Signal	Basys-3 pin	External leds
10(1 downto 0)	Sw(1 down to 0)	
I1(1 downto 0)	Sw(3 down to 2)	
12(1 downto 0)	Sw(5 down to 4)	
13(1 downto 0)	Sw(7 down to 6)	
Z(1 downto 0)	Led(1 downto 0)	
Sel(1)	Push button Right	
Sel (0)	Push button Left	

Eksempel




Eksempel

Tilfelle 1: m> n




Eksempel

Tilfelle 2: m = n



Eksempel

Tilfelle 3: m < n



- Eksempel: Priority encoder/ Prioritetsenkoder
 - Merk: '-' betyr 'don't care'

```
--Listing 3.1
 2 library ieee;
 3 use ieee.std logic 1164.all;
   entity prio encoder is
      port (
         r: in std logic vector(4 downto 1);
         pcode: out std logic vector(2 downto 0)
   end prio encoder;
   architecture cond arch of prio encoder is
   begin
      pcode <= "100" when (r(4)='1') else
14
               "011" when (r(3)='1') else
               "010" when (r(2)='1') else
16
               "001" when (r(1)='1') else
               "000";
   end cond arch;
19
```

• **Eksempel**: n-til-2^n binær dekoder

Table 3.5 Truth table of a 2-to-4 decoder with enable

	input		output
en	a(1)	a(0)	У
0	_	_	0000
1	0	0	0001
1	0	1	0010
1	1	O	0100
1	1	1	1000

```
library ieee;
   use ieee.std logic 1164.all;
   entity decoder 2 4 is
      port (
         a: in std logic vector(1 downto 0);
         en: in std logic;
         y: out std logic vector(3 downto 0)
      );
   end decoder 2 4;
11
   architecture cond arch of decoder 2 4 is
   begin
       y <= "0000" when (en='0') else
15
            "0001" when (a="00") else
16
            "0010" when (a="01") else
            "0100" when (a="10") else
17
            "1000"; -- a="11"
18
   end cond arch;
```

Four_to_one_multiplexer igjen

Technical Specification

Sel	Z(1 downto 0)
00	IO(1 downto 0)
01	I1(1 downto 0)
10	I2(1 downto 0)
11	I3(1 downto 0)



With-select koder

```
architecture Behavioral of four_to_

begin

with sel select

z <= i0 when "00",

i1 when "01",

i2 when "10",

i3 when others; -- "11"

end Behavioral;
```

Technical Specification 4-to-1 multiplexer

Sel	Z(1 downto 0)
00	I0(1 downto 0)
01	I1(1 downto 0)
10	I2(1 downto 0)
11	I3(1 downto 0)



With-select koder

```
architecture Behavioral of four to begin

with sel select

z <= i0 when "00",

i1 when "01",

i2 when "10",

i3 when others; -- "11"

end Behavioral;
```

Syntaks

```
75
76 with sel select
77 signal_name <= value_expr_1 when choice_1,
78 value_expr_2 when choice_2,
79 value_expr_3 when choice_3,
80 .....
81 value_expr_n when others;
```



With-select koder

```
architecture Behavioral of four_to_

begin

with sel select

z <= i0 when "00",

i1 when "01",


i2 when "10",


i3 when others; -- "11"

end Behavioral;
```

- Syntaks for with-select setning
- Choice_i må være en gyldig verdi eller et sett av gyldige verdier av «sel»
- Choice_1, Choice_2, ... Choice_n må gjensidig eksklusive (ingen verdi blir brukt mer enn en gang)
- Alle verdiene til «sel» må brukes
- Reservert ord: others blir brukt for å dekke alle ubrukte verdier

Prioritet-dekoder






```
75
76 with sel select
77 signal_name <= value_expr_1 when choice_1,
78 value_expr_2 when choice_2,
79 value_expr_3 when choice_3,
80 .....
81 value_expr_n when others;
```



Deres koder????

• Eksempel n-til-2**n binær dekoder

	input		output
en	a(1)	a(0)	У
0	_	-	0000
1	0	0	0001
1	0	1	0010
1	1	0	0100
1	1	1	1000



```
75
76 with sel select
77 signal_name <= value_expr_1 when choice_1,
78 value_expr_2 when choice_2,
79 value_expr_3 when choice_3,
80 .....
81 value_expr_n when others;
```



Deres koder????

Implementering 2-to-4 encoder

Signal	Basys-3 pin	
En	Button center	
a(1 downto 0)	Sw(1 downto 0)	
Y(3 downto 0)	Led(3 downto 0)	

	input		output
en	a(1)	a(0)	У
0	_	_	0000
1	0	0	0001
1	0	1	0010
1	1	0	0100
1	1	1	1000

en	a(1 downto 0)	Led
0	00	Ingen lyst
0	01	Ingen lyst
0	10	Ingen lyst
0	11	Ingen lyst
1	00	Led0 lyst
1	01	Led1 lyst
1	10	Led2 lyst
1	11	Led3 lyst