Forelesning 01: Kombinasjonskreter på Port-nivå

HIEU NGUYEN

Definisjon av Kombinasjonskrets


- Kombinasjonskrets er den som ikke ha minne-element
- Utgangssignaler er avhengige av kun inngangssignaler
- Eksempel: En-bits Likhetsdetektor med nedfølgende sannhetstabell er kombinasjonskrets

Inngang 1	Inngang 2	Utgang
i0	I1	eq
0	0	1
0	1	0
1	0	0
1	1	1

Port-Nivå/Gate-Level

- Gate-level/Port-Nivå betyr at vi bruker de grunnleggende logiske komponenter å oppbygge kretser
- Grunnleggende logiske komponenter
 - OG-Port/AND-Gate


2-input AND gate



Α	В	Output
0	0	0
0	1	0
1	0	0
1	1	1


Port-Nivå/Gate-Level

- Grunnleggende logiske komponenter
 - ELLER-Port/ OR-Gate



Port-Nivå/Gate-Level


- Grunnleggende logiske komponenter
 - Invertering-Port/ NOT-Gate



Port-Nivå/ Gate-Level

 Eksempel: Bruk bare tre grunnleggende komponenter: OG-Port, ELLER-Port, og Invertering-Port å designe en kombinasjonskretser med sannhetstabell

Inngang	Utgang
АВ	Z
0 0	0
0 1	1
10	1
1 1	0



VHDL-Innledning

- VHDL: Very High Speed Integrated Circuit Hardware Description Language
- Opprinnelig sponsor av U.S Departmenent og Defense, senere overført til Institute of Electrical and Electronics Engineering (IEEE)
- VHDL blir formelt definert av IEEE standard 1076 og ratifisert i 1987 (VHDL 87)
- Boken følger revisjonen-1993 (VHDL 93)
- VHDL er brukt å beskrive og modellere digitale systemer på forskjellige nivåer, og det er et ekstremt komplekst språk!!!!
- Vi konsentrerer oss på viktige VHDL-syntetiserbare konstruksjoner, ikke alle aspekter av VHDL i dette emnet.

En-bits Komparator med VHDL/ Port-Nivå

En-bit komparator med to inngangssignaler og ett utgangssignal




Inngang	Utgang
i0 i1	eq
0 0	1
01	0
10	0
11	1

En-bits Komparator med VHDL/ Port-Nivå


Boolsk funksjon

Inngang	Utgang
i0 i1	eq
0 0	1
0 1	0
10	0
11	1



En-bits Komparator med VHDL/ Port-Nivå

VHDL-implementering




```
eq = i0·i1 +i0'· i1'
```

```
-- Listing 1.1
   library ieee;
   use ieee.std logic 1164.all;
   entity eq1 is
      port (
         i0, i1: in std logic;
         eq: out std logic
      );
   end eq1;
10
   architecture sop arch of eq1 is
11
12
13
       signal p0, p1: std logic;
14
15
   begin
16
      -- sum of two product terms
      eq \neq p0 or p1;
17
18
      -- product terms
      p0 <= (not i0) and (not i1);
19
      p1 \le i0 and i1;
   end sop arch;
```

Leksikale Regler

- **Regel 1:** VHDL er tegn-ufølsom. Signal/variabler a eller A er samme
- Regel 2: Fri formattering (rom eller blanklinjer kan legges fritt)
- Regel 3: Datanavnet/Identifier til et objekt kan lages av 26 bokstaver, sifre, understrekning for eksempel
 - i0, i1, data_bus_1_enable, clock_pulse
- Regel 4: Datanavnet må begynne med bokstaven, IKKE med tall
- **Regel 5**: Kommentar må begynne med «--». Eksempel: -- this is my comment
- Regel 6: Ikke bruke Norsk bokstaver i alle TILFELLER

Struktur av et VHDL-Program



Struktur av et VHDL-Program Library

Linje 2 og 3

```
1 -- Listing 1.1
2 library ieee;
3 use ieee.std_logic_1164.all;
Library
```

- Library: er nøkkelord
- ieee: er navnet til biblioteket som vi vil bruke
- Use: betyr at vi vil bruke en spesifikk pakke i biblioteket
- All: betyr at vi vil bruke alle funksjoner, operatorer og signaltyper i pakken
- Vi Må deklarere «library» i alle VHDL-program!!!!

- Entity-deklarasjon presenterer inn- og utgangssignaler av en krets
- Linjer fra 5 til 10 er for «entity»

```
5 entity eq1 is
6   port(
7     i0, i1: in std_logic;
8    eq: out std_logic
9   );
10 end eq1;
```


- Linje 5:indikerer navnet til kretsen. Her heter kretsen «eq1»
- Linjer 6,7,8,9 er port-deklarasjon:
 - i0, i1,eq er port-navn
 - in/out er modus
 - std_logic: datatype


Syntaks for Entity




```
5 entity eq1 is
6   port(
7     i0, i1: in std_logic;
8    eq: out std_logic
9   );
10 end eq1;
```

Syntaks for Port-Deklarasjon





Eksempel: i0 : in std_logic;



Eksempel: Skriv entity-deklarasjon for kretsen nedenfor



- Navnet til kretsen: Adder_circuit
- Inngangssignaler: a,b,C_in
- Utgangssignaler: sum, c_out

Struktur av et VHDL-program Entity/Datatype

- VHDL er et strong-typed språk
 - Hvert objekt må ha en datatype
 - Kun definerte verdier og operasjoner kan brukes til objektet
- Std_logic type og sine varianter
 - Std_logic er definert i std_logic_1164 pakke
 - Std_logic består 9 verdier
 - Tre hovedverdier
 - '0': logic 0
 - '1': logic 1
 - 'Z' høy impedans/åpen krets
 - 'X' og 'U' verdier: forholdvis «unknown/ukjent» og «uninitialized/uinitialisert»
 - '-','H','L','W' er ikke brukt i denne boken

Struktur av et VHDL-Program Entity/Datatype

- Std_logic_vector
 - Et signal i digital krets består ofte mange biter (8,16,32...). Std_logic_vector er definert for denne hensikten
- Std_logic_vector er definert som en datatabell/array med hvert element av std_logic type.
- Eksempel
 - A: in std_logic_vector(7 downto 0); -- minkende rekkefølge
 - Vi kan bruke A (7 downto 4) for å spesifisere en rekke av biter
 - Vi kan bruke A(1) for å få tilgang til et element av datatabellen
 - A: in std_logic_vector(0 to 7); -- økende rekkefølge
- Minkende rekkefølge format er mest brukt siden vi vil at Mest signifikant bit (MSB) ligger lengst til venstre posisjon.

Oppsummering


- Struktur av en VHDL-fil: 3-deler
 - Bibliotek (IEEE, std_logic_1164 pakke)
 - Entity
 - Syntaks for entity deklarasjon
 - Port deklarasjon
 - Port modus: in, out, inout
 - Datatype: std_logic, std_logic_vector(N-1 downto 0)
 - Architecture

• Syntaks for archiecture

```
architecture name_architecture of entity_name is
--internal signals here
begin
-- setninger placed here
end name_architecture;

Husk
```

We code together now!!!!




Architecture er plassen hvor vi beskriver operasjonen av kretsen

```
13
                                                               signal p0, p1: std logic;
                                                        14
architecture name architecture of entity name is
                                                        15
     --internal signals here
                                                        16 begin
     begin
                                                        17 -- sum of two product terms
                                                        18 eq <= p0 or p1;
     -- setninger placed here
                                                        19 -- product terms
end name architecture;
                                                        20 p0 <= (not i0) and (not i1);
                                                               p1 <= i0 and i1;
                                                        22 end sop arch;
```


 VHDL tillater muiltiple-architecture assosiert med entity. Derfor blir architecture identifisert med sitt eget navn: sop_arch

architecture sop arch of eq1 is




```
architecture sop arch of eq1 is
13
     signal p0, p1: std logic;
14
15
   begin
    -- sum of two product terms
    eq <= p0 or p1;
   -- product terms
                                                      Tre «concurrent
20 p0 <= (not i0) and (not i1);....
                                               statements/samtidige setninger»
    p1 <= i0 and i1; .....
22 end sop arch;
```

Interne signaler er deklarert slik:



Struktur av et VHDL-Program Samtidig Setning

Samtidig Setning / Concurrent Statment struktur



Struktur av et VHDL-Program Samtidig Setning

 Samtidige setninger opererer parallelt. Rekkefølge av setningene spiller ingen rolle!!!! [Man kan bytte rekkefølgen av de tre setningene]


```
eq <= p0 or p1;
-- product terms
p0 <= (not i0) and (not i1);
p1 <= i0 and i1;</pre>
```

 Når verdier av p0 og p1 endres, blir den første setningen aktivert og uttrykket på høyre side blir evaluert. Signalet eq derfor blir tilordnet en ny verdi etter en standardforplantingsforsinkelse

Struktur av et VHDL-Program

```
-- Listing 1.1
   -- Listing 1.1
                                                           library ieee;
 library ieee;
                                                          use ieee.std logic 1164.all;
3 use ieee.std logic_1164.all;
                                                          entity eq1 is
                                                             port (
                                                                i0, i1: in std logic;
 entity entity name is
                                                                eq: out std logic
 port (port name 1 : mode : datatype ;
                                                             );
       port name 2 : mode : datatype;
                                                          end eq1;
                                                       11
       port name n : mode : datatype);
                                                          architecture sop arch of eq1 is
 end name entity;
                                                       13
                                                       14
                                                              signal p0, p1: std logic;
                                                       15
                                                          begin
                                                       16
 architecture name architecture of entity name is
                                                              -- sum of two product terms
                                                       17
       --internal signals here
                                                             eq \leq p0 or p1;
       begin
                                                            -- product terms
                                                             p0 <= (not i0) and (not i1);
                                                       20
       -- setninger placed here
                                                             p1 <= i0 and i1;
 end name architecture;
                                                          end sop arch;
```


Struktur av et VHDL-Program Grafisk Presentasjon



- Navnet til entity: eksempel_hng
- Navnet til architecture: sop_arch





- Navnet til entity: eksempel_hng
- Navnet til architecture: sop_arch






- Navnet til entity: eksempel_hng
- Navnet til architecture: sop_arch






- Navnet til entity: eksempel_hng
- Navnet til architecture: sop_arch






```
architecture sop arch of eksempel hng is
43
   signal p0, p1, p2 : std logic;
45
46
   begin
47
            <= A and (not B);
48
49
            <= B and (not C);
50
51
52
            <= C and (not A);
53
            <= p0 or p1 or p2;
54
55
56 end sop_arch;
```



To-biters Komparator

- Inngangssignaler a og b, hvert har to biter og datatype av std_logic_vector
- Utgangssignalet Z (en bit), datatype av std_logic




• Forholdet mellom inngangssignalene og utgangssignalet er:

Hvis a er lik b, har Z logisk verdi '1'. Ellers, har Z logisk verdi '0'.

To-biters Komparator

Sannhetstabellen til to-biters komparator



To-biters Komparator

• Trinn 2: Finn boolsk funksjon ved bruk av Karnaugh-diagramet

a(1 downto 0)

		00	01	11	10
b(1 downto 0)	00	1			
	01		1		
	11			1	
	10				1

Boolsk funksjon

Z = a'(1)a'(0)b'(1)b(0) + a'(1)a(0)b'(1)b(0) + a(1)a(0)b(1)b(0) + a(1)a'(0)b(1)b'(0)

To-biters Komparator: VHDL-Kode

Trinn 1: Bibliotek-deklarasjon

• Trinn 2: Entity-deklarasjon

Std_logic_vector


To-biters Komparator: VHDL-Kode

• Trinn 3: Architecture-del med interne signaler

```
30
31 architecture Behavioral of tobiters_komparator is
32
33 -----internal signals-----
34 signal p0, p1,p2, p3 : std_logic;
35 -----
36
37 begin
38
39 p0 <= (not a(1)) and (not b(1)) and (not b(0));
40
41 p1 <= (not a(1)) and (a(0)) and (not b(1)) and (b(0));
42
43 p2 <= ( a(1)) and (not a(0)) and (b(1)) and (not b(0));
44
45 p3 <= a(1) and a(0) and b(1) and b(0);
46
47 z <= p0 or p1 or p2 or p3;
48
49 end Behavioral;
50
```

Z = a'(1)a'(0)b'(1)b(0) + a'(1)a(0)b'(1)b(0) + a(1)a(0)b(1)b(0) + a(1)a'(0)b(1)b'(0)


Strukurell Design Metode




Strukturell metode er en designmetode der et stort system blir bygd basert på mindre sub-systemer/ bygge-blokker.

- Fordeler av den strukturelle metode
 - Enkelhet
 - Lett å håndtere og verifisere funksjonaliteter av kretsen
 - Hurtigutviklingsprosess ved bruk av for-designede/pre-designed komponenter

- Vi designer two_bit_comparator basert på one_bit_comparator.
- Observasjon:




- VHDL gir oss en mekanisme som kalles «component instantiation» til å konstruere digitalt system ved bruk av den strukturelle metoden
- Kildekoden for two_bit_comparator med «component instantiation»



```
20 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
22
    entity tobiter komparator strukt is
        Port ( a : in STD LOGIC VECTOR (1 downto 0);
24
25
              b : in STD LOGIC VECTOR (1 downto 0);
26
              Z : out STD LOGIC);
   end tobiter komparator strukt;
28
    architecture Behavioral of tobiter komparator strukt is
29
30
    -----internal signals-----
    signal z1, z2 : std logic;
33
34
   begin
35
      ------ Instantiate two one-bit comparator--
    komparator bit 0 : entity work.eq1(sop arch)
38
                port map (i0 => a(0), i1 => b(0), eq => z1);
39
40
    komparator bit 1 : entity work.eq1(sop arch)
                port map (i0 => a(1), i1 => b(1), eq => z2);
41
42
43
44
45
    z <= z1 and z2;
46
    and Rehautional
```

Tilbakekalling av en-bits-komparator



```
-- Listing 1.1
   library ieee;
   use ieee.std logic 1164.all;
   entity eq1 is
      port (
          i0, i1: in std logic;
          eq: out std logic
      );
10
   end eq1;
11
   architecture sop arch of eq1 is
13
14
      signal p0, p1: std logic;
15
16 begin
       -- sum of two product terms
18
      eq \leq p0 or p1;
19
      -- product terms
      p0 \ll (not i0) and (not i1);
20
      p1 <= i0 and i1;
   end sop arch;
```

En-bits-komparator

```
1 -- Listing 1.1
 2 library ieee;
   use ieee.std logic 1164.all;
   entity eql is
     port(
       i0, i1: in std logic;
        eq: out std logic
     );
10 end eq1;
12 architecture sop arch of eq1 is
13
14
      signal p0, p1: std logic;
15
16 begin
      -- sum of two product terms
18 eq <= p0 or p1;
19 -- product terms
20 p0 <= (not i0) and (not i1);
      p1 <= i0 and i1;
22 end sop arch;
```

To-biters-komparator

```
library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
22
23 entity tobiter komparator strukt is
   Port ( a : in STD LOGIC VECTOR (1 downto 0);
             b : in STD LOGIC VECTOR (1 downto 0);
25
              Z : out STD LOGIC);
26
27 end tobiter komparator strukt;
28
   architecture Behavioral of tobiter komparator strukt is
    -----internal signals----
   signal z1, z2 : std logic;
33
34
   begin
35
   komparator bit 0 : entity work.eq1(sop arch)
               port map (i0 => a(0), i1 => b(0), eq => z1);
39
  komparator_bit_1 : entity work.eq1(sop_arch)
               port map (i0 => a(1), i1 => b(1), eq => z2);
44
   z <= z1 and z2;
47 end Behavioral:
```

Syntaks for component instantiation: Alternativ 1

Port-klartlegging



```
36 ----- Instantiate two one-bit comparator-----
37 komparator_bit_0 : entity work.eq1(sop_arch)
38 port map (i0 => a(0), i1 => b(0), eq => z1);
```

- Unit_label: komparator_bit_0
- Nøkkelord: entity
- Lib_name: work
- entity:_name: eq1
- Architecture_name: sop_arch
- Formal_signal: i0,i1, eq
- Actual signal: a(0), b(0), z1

- Syntaks for component instantiation: Alternativ 2 at vi deklarerer komponentene før vi bruker dem.
- Eksempel

```
21 use IEEE.STD LOGIC 1164.ALL;
22
23 entity tobiter komparator is
       Port ( a : in STD LOGIC VECTOR (1 downto 0);
25
             b : in STD LOGIC VECTOR (1 downto 0);
             z : out STD LOGIC);
26
27 end tobiter komparator;
28
29 architecture Behavioral of tobiter komparator is
30
32
    component eq1 is
33
                                                                                  Deklarerer
         i0, i1: in std logic;
35
         eq: out std logic
                                                   ∢·····..../·····../
                                                                               komponenten
      );
36
37
    end component eq1;
                                                                           mellom architecture
    -----sinternal signals----
                                                                                   og begin
40 "signal z1, z2": std_logic;
42 begin
43
    -----bit comparator---
    komparator bit 0 : eq1
    port map (i0 \Rightarrow a(0), i1 \Rightarrow b(0), eq \Rightarrow z1);
                                                                          Instantiate uten å
   komparator bit 1 : eq1
                                                                          spesifisere biblioteket
    port map (i0 => a(1), i1 => b(1), eq => z2);
52
   Z <= z1 and z2;
55 end Behavioral;
```

• Syntaks for komponent deklarasjon [mellom architecture og begin]

```
-component declaration-
component entity name
                                                                 component eq1
   port (port name 1 : mode
                                  datatype ;
                                                                      i0, i1: in std logic;
          port name 2 : mode
                                  datatype;
                                                                      eq: out std logic
                                                                 end component eq1;
          port name n : mode
                                  datatype);
end component name_entity;
                                                               5 entity eq1 is
                                                                      port (
                                                                         i0, i1: in std logic;
                      Forskjell av et nøkkelord
                                                                         eq: out std logic
                                                                  end eq1;
        For lathets skyld: kopier og lim
```

Syntaks for komponent instantiation med komponent-deklarasjon



Strukturell Metode Four_bit_comparator


• Vi må bruke den strukturelle metode for å designe fire-biters komparator



- Det er to alternativer
 - Alternativ 1: Bygge opp fire-biters komparator basert på en-bits komparator
 - Alternativ 2: Bygge opp fire-biters komparator basert på to-biters komparator

Strukturell Metode Four_bit_comparator


Skjematisk diagram for alternativ 1



```
20 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
    entity firebiters komparator alternativ1 is
       Port ( a : in STD LOGIC VECTOR (3 downto 0);
              b : in STD LOGIC VECTOR (3 downto 0);
              z : out STD LOGIC);
   end firebiters komparator alternativ1;
   architecture Behavioral of firebiters komparator_alternativ1 is
    -----internal signals-----
   signal z1, z2, z3, z4 : std logic;
33 begin
36 komparator bit 0 : entity work.eq1(sop arch)
   port map (i0 => a(0), i1 => b(0), eq => z1);
   komparator bit 1 : entity work.eq1(sop arch)
    port map (i0 => a(1), i1 => b(1), eq => z2);
   komparator bit 2 : entity work.eq1(sop arch)
   port map (i0 => a(2), i1 => b(2), eq => z3);
   komparator bit 3 : entity work.eq1(sop arch)
   port map (i0 => a(3), i1 => b(3), eq => z4);
   z \le z1 and z2 and z3 and z4;
52 end Behavioral;
```


Strukturell Metode Four_bit_comparator

Skjematisk diagram for alternativ 2



```
use IEEE.STD LOGIC 1164.ALL;
 22
 23
     entity firebiters komparator alternativ2 is
 24
          Port ( a : in STD LOGIC VECTOR (3 downto 0);
                 b : in STD LOGIC VECTOR (3 downto 0);
 25
                 z : out STD LOGIC);
 26
     end firebiters komparator alternativ2;
 27
 28
     architecture Behavioral of firebiters_komparator_alternativ2 is
     -----internal signals-----
     signal z10, z32 : std logic;
 32
     komparator bit 1 0: entity work.tobiter komparator strukt (Behavioral)
     port map (a => a(1 downto 0), b => b(1 downto 0), z => z10);
38
     komparator bit 3 2: entity work.tobiter komparator strukt(Behavioral)
     port map (a \Rightarrow a(3 \text{ downto } 2), b \Rightarrow b(3 \text{ downto } 2), z \Rightarrow z32);
 43
     z <= z10 and z32;
     end Behavioral;
 47
```

Strukturell Metode: N_bit_comparator



Oppsummering

- Struktur av en VHDL-design: 3 deler (library, entity og architecture)
- Port-deklarasjon
- Data type: std_logic, std_logic_vector
- Internal signal deklarasjon (mellom architecture og begin)
- Samtidige setninger (plasseres mellom begin og end architecture, rekkefølge spiller ingen rolle)
- Rutine for flow design (Flyt-design)
 - Sett opp sannhetstabell
 - K-diagra
 - Boolsk likning
 - Utvikle VHDL-kodelinjer

Oppsummering

- Strukturell metode
 - Dele stort system i mange mindre oppgaver
- VHDL-syntaks for strukturell design
 - Komponent-deklarasjon (plasseres mellom architecture og begin)

```
component entity_name is
   port (port_name_1 : mode : datatype ;
        port_name_2 : mode : datatype;
        ....
        port_name_n : mode : datatype);
end component name_entity;
```


Komponent-instantiation (plasseres mellom begin og end-architecture)



```
44 ------Instantiate two one-bit comparator---
45 komparator_bit_0 : eq1
46 port map (i0 => a(0), i1 => b(0), eq => z1);
47
48 komparator_bit_1 : eq1
49 port map (i0 => a(1), i1 => b(1), eq => z2);
50
51 ------
```

Testbenk/Testbench

- Etter utvikling av VHDL-kode, blir koden simulert i vertsdatamaskin for å verifisere funksjonalitet av kretsen. Vi skaper et spesielt VHDL-program, kalt testbench.
- Testbenk etterlikner/hermer en fysisk labbenk
- Eksempel av testbenk for tobiters-komparator




Download Testbench-Template from Canvas

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
ENTITY tb hieu template IS
END tb hieu template;
ARCHITECTURE behavior OF tb hieu template IS
    -- Component Declaration for the Unit Under Test (UUT)
  --Input signals here
  --Output signals here
BEGIN
   -- Instantiate the Unit Under Test (UUT)
  -- Stimulus process
  stim proc: process
     -- generate the test vector-1 here
     wait for 100 ns;
      -- generate the test vector-2 here
     wait for 100 ns;
      wait:
   end process;
```

• Bibliotek og entity deklarasjoner

Architecture- Del 1



67 • Architecture- Del 2 -- Stimulus process stim proc: process begin 70 -- hold reset state for 100 ns. 71 wait for 100 ns; -- insert stimulus here To setninger i0 <= '0'; Denne setningen i1 <= '1'; 76 spesifiserer verdier for wait for 100 ns; indikerer at verdiene skal to inngangssignaler 78 i0 <= '1'; 79 vare i 200 ns i1 <= '0'; wait for 100 ns; 81 i0 <= '1'; 84 i1 <= '1'; wait for 100 ns; i0 <= '0'; i1 <= '0'; wait for 100 ns; 90 91 wait; 92 end process;

Testbench for two_bit_comparator