유형별 창작 유사문제 + 풀이

> **안내**
> 아래 4문제는 사용자가 보여준 문제들의 **유형을 따라 제가 새로 구성한 창작 문제**입니다. 다만 인터넷/문제집 전체를 전수 대조할 수는 없으므로, **전 세계적으로 한 번도 출제된 적 없음을 절대적으로 검증**할 수는 없습니다. 대신 문항 구조, 수치, 연결 방식, 함수는 모두 새로 만들었습니다.

1. 회로의 최대 지연 구하기 - 창작 유사문제

문제 1. 아래 조합회로를 보고 물음에 답하라. 게이트 지연은 $\text{INV} = 1\Delta$, $\text{AND / OR} = 1\Delta$, $\text{NAND / NOR} = 2\Delta$ 로 가정한다.



회로식은 다음과 같다.

$P = \text{NAND}(\bar{A}, B),\ Q = \text{NOR}(C, \bar{D}),\ R = B \cdot E,\ S = P + Q,\ T = \text{NAND}(R, F),\ U = \text{NOR}(S, T),\ G = U \cdot \bar{A}$

- (a) 최대 지연을 구하라.
  - (i) 모든 입력의 보수와 비보수가 모두 제공된다고 가정한다.
  - (ii) 보수 입력은 제공되지 않으므로 필요한 인버터를 추가해야 한다.
- (b) 동시에 바뀌는 입력이 정확히 2개뿐일 때의 최대 지연을 구하라. (단, 보수와 비보수는 모두 제공된다고 가정)

풀이

(a)-(i) 각 입력에서 출력 G까지의 경로 지연을 세면 된다.

- A 경로: $\bar{A} \to P(2\Delta) \to S(1\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{6\Delta}$
- B 경로(위쪽): $B \to P(2\Delta) \to S(1\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{6\Delta}$
- C 경로: $C \to Q(2\Delta) \to S(1\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{6\Delta}$
- D 경로: $\bar{D} \to Q(2\Delta) \to S(1\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{6\Delta}$
- E 경로: $E \to R(1\Delta) \to T(2\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{6\Delta}$
- F 경로: $F \to T(2\Delta) \to U(2\Delta) \to G(1\Delta) = \mathbf{5\Delta}$

따라서 최대 지연은 **6Δ**이다.

(a)-(ii) 보수 입력이 따로 없으면 $\bar{A}$, $\bar{D}$를 만들기 위해 인버터가 추가된다.

- A 경로: A → INV(1Δ) → P(2Δ) → S(1Δ) → U(2Δ) → G(1Δ) = **7Δ**
- D 경로: D → INV(1Δ) → Q(2Δ) → S(1Δ) → U(2Δ) → G(1Δ) = **7Δ**
- 다른 경로들은 기존과 같거나 더 짧다.

따라서 최대 지연은 **7Δ**이다.

(b) 정확히 2개의 입력만 동시에 바뀌어도, 출력까지 가장 오래 걸리는 활성 경로가 6Δ이면 전체 안정 시간은 6Δ를 넘지 않는다. 예를 들어 A와 D가 동시에 바뀌면 두 신호가 각각 P, Q를 거쳐 S에서 합쳐지고 U, G로 진행하므로 최종 안정 시간은 여전히 **6Δ**이다.

정답
(a) (i) **6Δ**, (ii) **7Δ**
(b) **6Δ**

2. 2의 보수 생성 회로 - 창작 유사문제

문제 2. m비트 이진수 $x_{m-1}...x_1x_0$ 의 2의 보수를 오른쪽 비트부터 계산하는 회로를 만들고자 한다. 각 1비트 블록은 입력 x_i 와 오른쪽에서 오는 신호 c_i 를 받아 출력 y_i 와 다음 블록으로 보낼 c_{i+1} 를 만든다. 맨 오른쪽 첫 블록의 입력은 $c_0=1$ 이다.



- (a) NAND 게이트만 사용하여 1비트 블록의 내부식을 구하고, 특히 맨 오른쪽 첫 블록(블록 0)이 어떻게 단순화되는지 설명하라.
- (b) 모든 NAND 게이트의 지연이 Δ 일 때, m비트 전체 회로의 최대 지연을 구하라.
- (c) 2비트씩 처리하는 블록으로 다시 설계한다고 하자. **보수 신호들 $\bar{x_i}$**가 미리 제공되고, 3입력 NAND 사용이 가능하다고 가정할 때, 총 지연을 다시 구하라.

풀이

2의 보수는 **오른쪽에서 처음 만나는 1까지는 그대로 복사**하고, 그보다 왼쪽은 모두 반전시키면 된다. 이를 위해 c_i 를 "아직 오른쪽에서 1을 만나지 않았는가?"를 나타내는 신호로 두면

c_i=1이면 아직 1을 못 만난 상태, **c_i=0**이면 이미 만난 상태

가 된다. 따라서

- **출력 비트**: 아직 1을 못 만났으면 그대로, 이미 만났으면 반전
  $y_i = x_i$ XNOR c_i
- **다음 상태**: 현재도 아직 1을 못 만났고, 현재 비트가 0이면 계속 1
  $c_{i+1} = c_i \cdot \bar{x_i}$

(a) NAND만으로 구현

먼저 $\bar{x_i} = \text{NAND}(x_i, x_i)$ 로 만든다.

그다음

- $t = \text{NAND}(c_i, \bar{x_i})$
- $c_{i+1} = \text{NAND}(t, t)$

로 carry 신호를 만든다.

또 XNOR은 표준 5-NAND 구성으로 만들 수 있다.

- $u = \text{NAND}(x_i, c_i)$

- $v = \text{NAND}(x_i, u)$
- $w = \text{NAND}(c_i, u)$
- $\text{xor} = \text{NAND}(v, w)$
- $y_i = \text{NAND}(\text{xor}, \text{xor})$

특히 첫 블록은 $c_0=1$ 이므로

- $y_0 = x_0 \text{ XNOR } 1 = x_0$
- $c_1 = 1 \cdot \bar{x_0} = \bar{x_0}$

즉, 첫 블록은 **출력선 하나 + 인버터 하나**로 단순화된다.

(b) 최대 지연

각 단계에서 $c_i \to c_{i+1}$ 로 전달되는 데 2Δ가 걸린다. 따라서 c_{m-1} 이 만들어지는 데 필요한 지연은 $2(m-1)\Delta$ 이다. 마지막 출력 비트 y_{m-1} 를 만들기 위해 XNOR 부분이 추가로 4Δ 필요하므로,

$T_{max}(m) = 2(m-1)\Delta + 4\Delta = (2m+2)\Delta$

가 된다.

(c) 2비트 블록

2비트를 한 블록으로 묶으면 블록 입력을 c_{2k} , 출력을 c_{2k+2} 라 둘 수 있고

$c_{2k+2} = c_{2k} \cdot \bar{x_{2k}} \cdot \bar{x_{2k+1}}$

가 된다. 보수 신호가 미리 있고 3입력 NAND를 쓸 수 있으면 블록 간 carry 전달은 **2Δ**로 구현할 수 있다. 따라서 블록 수가 $m/2$ 개일 때 최종 블록 입력 carry가 도달하는 데 $m\Delta$ 가 걸린다. 마지막 비트 출력에는 XNOR 지연 4Δ를 더하면 된다.

T'_{max}(m) = mΔ + 4Δ

정답

(a) $y_i = x_i \text{ XNOR } c_i$, $c_{i+1} = c_i\bar{x_i}$, 첫 블록은 $y_0=x_0, c_1=\bar{x_0}$

(b) **(2m+2)Δ**

(c) **(m+4)Δ** (보수 신호 미리 제공, 3입력 NAND 허용 가정)

3. Active-high 디코더의 출력 진리표 - 창작 유사문제

문제 3. Active-high 3-to-8 디코더의 출력선을 이용하여 아래와 같이 두 출력을 만들었다. 입력은 `a, b, c` 이고, 디코더 출력은 $D_0 ... D_7$ 이다.



연결 관계: $X = D_1 + D_3 + D_5 + D_7$, $Y = D_0 + D_2 + D_4 + D_6$

입력 `a, b, c` 에 대한 `X`, `Y` 의 진리표를 작성하라.

풀이

Active-high 3-to-8 디코더에서는 입력 `abc` 가 나타내는 번호의 출력선만 1이 된다.

따라서

- **X**는 홀수 번호 출력들 D_1, D_3, D_5, D_7 을 OR한 것
- **Y**는 짝수 번호 출력들 D_0, D_2, D_4, D_6 을 OR한 것

즉, 입력 번호가 홀수면 X=1, 짝수면 Y=1이 된다. 3비트 번호에서 홀짝은 최하위 비트 `c` 로 결정되므로 결국 $X = c$, $Y = \bar{c}$이다.

a	b	c	활성 출력	X	Y
0	0	0	D_0	0	1
0	0	1	D_1	1	0
0	1	0	D_2	0	1
0	1	1	D_3	1	0
1	0	0	D_4	0	1
1	0	1	D_5	1	0
1	1	0	D_6	0	1

1	1	1	D_7	1	0

정답

X = c, Y = $\bar{c}$

위 표와 같이 홀수 인덱스에서만 X=1, 짝수 인덱스에서만 Y=1이다.

4. 2:1 멀티플렉서로 함수 구현 - 창작 유사문제

문제 4. 2:1 멀티플렉서만 사용하여 다음 함수를 구현하라.

$$F(p, q, r) = \Sigma m(1, 2, 3, 6, 7)$$

가능하면 멀티플렉서 개수를 최소화하고, 선택선과 데이터 입력을 무엇으로 두었는지 설명하라.

풀이

먼저 최상위 선택선으로 **r**을 잡아 Shannon 전개를 하면 된다.

1) r = 0일 때

입력 조합 `pq = 00, 01, 10, 11` 에 대해 F 값은 `0, 1, 0, 1` 이므로 이는 **q**와 같다.

2) r = 1일 때

입력 조합 `pq = 00, 01, 10, 11` 에 대해 F 값은 `1, 1, 0, 1` 이다. 이는 $\bar{p} + q$ 와 같다.

따라서

$F = MUX(s=r, D_0=q, D_1=\bar{p}+q)$

이제 $\bar{p}+q$ 도 2:1 MUX 하나로 만들 수 있다. 선택선을 **p**로 두면

- p = 0일 때 출력은 1
- p = 1일 때 출력은 q

즉

$\bar{p}+q = MUX(s=p, D_0=1, D_1=q)$

또한 q 자체도 2:1 MUX로 표현할 수 있다.

$q = MUX(s=q, D_0=0, D_1=1)$



따라서 총 **3개의 2:1 MUX**로 구현할 수 있다.

정답

$F = MUX(s=r, D_0=q, D_1=MUX(s=p, D_0=1, D_1=q))$

여기서 $q = MUX(s=q, D_0=0, D_1=1)$ 로 만들 수 있으므로 총 **3개의 2:1 멀티플렉서** 사용.