🔷 **새로 만든 문제 (완전 창작)**

다음은 5개의 입력 A, B, C, D, E를 갖는 조합 논리회로이다. 모든 게이트의 지연은 동일하게 **1단위 시간**이다.

📌 **회로 구조 (텍스트 설명)**

아래와 같은 단계로 신호가 흐른다:

1단계

- $X = \mathrm{NAND}(A, B)$
- $Y = \mathrm{NOR}(C, D)$

2단계

- $Z = \mathrm{XOR}(X, E)$
- $W = \mathrm{AND}(Y, B)$

3단계

- $P = \mathrm{NOR}(Z, W)$

4단계

- $Q = \mathrm{NAND}(P, C)$

5단계 (출력)

- $G = \mathrm{OR}(Q, D)$

❓ **문제**

a. 최대 지연 (Critical Path Delay)을 구하라.

i.
모든 입력 A, B, C, D, E는 보수와 비보수 모두 **이미 제공된 상태**라고 가정한다.

ii.
입력은 모두 비보수만 제공되며, 보수가 필요한 경우 반드시 **인버터(NOT 게이트)**를 추가해야 한다.
이 경우의 최대 지연을 구하라.

---

b. 입력 E에서 출력 G까지의 최대 지연을 구하라.

(단, 모든 입력은 보수/비보수 모두 사용 가능하다고 가정)

✅ **정답 요약**

🔷 **a. 최대 지연**

i. (보수/비보수 모두 사용 가능)

👉 **최대 지연 = 6**

---

ii. (비보수만 가능, NOT 추가 필요)

👉 **최대 지연 = 7**

🔷 **b. 입력 E → 출력 G 최대 지연**

👉 **최대 지연 = 5**

n비트 이진수 $A = (an-1, ..., a1, a0)$에 대해 다음 연산을 수행하는 회로를 설계하려고 한다:

> **"각 비트를 반전한 뒤, 오른쪽에서부터 연속된 1의 개수만큼 1을 더하는 변형 보수 연산"**

즉,

- 먼저 모든 비트를 NOT 한다.
- 이후 **오른쪽에서부터 처음 0이 나올 때까지 carry를 전파**한다.
- 일반적인 2의 보수와 달리, carry 입력은 항상 1이 아니라
  "이전 단계에서 모든 하위 비트가 1이었을 때만" 전달된다.

📊 회로 구성

n개의 동일한 모듈로 구성되며, 각 비트 i에 대해:

- 입력: ai, carry 입력 ci
- 출력: bi, carry 출력 $ci+1$

각 모듈은 다음을 수행한다:

- $xi = \overline{ai}$
- $bi = xi \oplus ci$
- $ci+1 = xi \cdot ci$

초기 입력:

- $c0 = 1$

❓ 문제

a.

각 비트 모듈을 **오직 NAND 게이트만 사용하여 구현하라.**
(특히, XOR 연산을 NAND만으로 구현하는 과정을 포함할 것)

---

b.

이 회로의 **최대 지연(critical path delay)**을 구하라.
(모든 NAND 게이트의 지연은 1로 가정)

---

c.

2비트씩 묶어서 처리하는 **병렬 블록 구조(2-bit block)**를 설계하라.

- 새로운 carry 생성 방식 정의
- NAND 게이트로 구현

그리고 전체 회로의 **최대 지연을 다시 계산하라.**

---

d. (난이도 상승🔥)

이 회로에서 입력이 모두 1일 때와,
입력이 `1000...0`일 때의 **실제 지연 차이**를 비교하라. ↓

🔷 a. NAND 게이트만으로 각 모듈 구현

✔ 기본 변환식

- $\overline{A} = A \text{ NAND } A$
- $A \cdot B = (A \text{ NAND } B) \text{ NAND } (A \text{ NAND } B)$
- $A \oplus B$ (XOR, NAND 4개):

$$\begin{aligned} t1 &= A \text{ NAND } B \\ t2 &= A \text{ NAND } t1 \\ t3 &= B \text{ NAND } t1 \\ A \oplus B &= t2 \text{ NAND } t3 \end{aligned}$$

✔ 한 비트 모듈 구현

$$\begin{aligned} xi &= \overline{ai} \\ bi &= xi \oplus ci \\ ci{+}1 &= xi \cdot ci \end{aligned}$$

👉 NAND 게이트 수:

- NOT: 1
- XOR: 4
- AND: 2

👉 **총 = 7개**

🔷 b. n비트 최대 지연

✔ **carry 경로 (critical path)**

각 비트에서:

- xi 생성: 1
- AND (carry 생성): 2

👉 비트당 carry 전파: **2**

초기 $c0$ → 최종 cn:

👉 **2n**

출력 bn 생성 (마지막 XOR):

- XOR 지연: 2

✅ 최종 답

👉 **최대 지연 = 2n + 2**

🔷 c. 2비트 블록 구조

✔ **블록 정의 (i, i+1)**

$$\begin{aligned} xi = \overline{ai}, \quad xi{+}1 &= \overline{ai{+}1} \\ ci{+}2 &= xi{+}1 \cdot xi \cdot ci \end{aligned}$$

✔ **블록 지연**

- 두 NOT: 1
- AND 2단 (3입력 구현): 2

  👉 carry 생성: **3**

✔ **전체 지연**

- 블록 수: $\lceil n/2 \rceil$
- 마지막 XOR: +1

✅ 최종 답

👉 **최대 지연 = 3⌈n/2⌉ + 1**

🔷 d. 입력별 실제 지연

✔ **입력:** `111...111`

- 모든 $xi = 0$
- carry가 끝까지 전달됨

👉 **최대 지연 발생**

$$\boxed{2n + 2}$$

✔ **입력:** `1000...0`

- 첫 단계에서 carry 차단됨

경로:

- NOT: 1
- XOR: 2
- AND: 1

✅ 최종 답

👉 **지연 = 4**

Active-low 출력(0이 선택됨)을 갖는 3-to-8 디코더를 사용한 다음 회로를 고려하자.
입력은 a, b, c이고, 디코더 출력은 $D0 \sim D7$이다.

(단, 선택된 출력만 0이고 나머지는 1이다.)

📊 **회로 연결**

다음과 같이 게이트가 연결되어 있다:

🔷 **출력 X**

- $X = (D1 \cdot D3)' + (D4 \cdot D6)'$

🔷 **출력 Y**

- $Y = (D0 + D2 + D5)' \cdot (D3 + D7)$

❓ **문제**

a.

입력 a, b, c에 대한 **디코더 출력 $D0 \sim D7$**의 의미를 설명하라.
(각 출력이 언제 0이 되는지)

---

b.

출력 X를 **입력 a, b, c의 논리식**으로 변환하라.

---

c.

출력 Y를 **입력 a, b, c의 논리식**으로 변환하라.

---

d.

입력 a, b, c에 대한 **전체 진리표 (X, Y)**를 작성하라.

---

e. (난이도 상승🔥)

출력 X, Y를 각각 **최소 SOP 형태**로 간소화하라.

🔹 a. 디코더 출력 의미 (Active-low)

입력 a, b, c (a가 MSB):

a b c	선택 출력
0 0 0	$D0 = 0$
0 0 1	$D1 = 0$
0 1 0	$D2 = 0$
0 1 1	$D3 = 0$
1 0 0	$D4 = 0$
1 0 1	$D5 = 0$
1 1 0	$D6 = 0$
1 1 1	$D7 = 0$

👉 나머지는 모두 1

🔹 b. X의 논리식

$$X = (D1D3)' + (D4D6)'$$

👉 Active-low 성질 적용:

$$X = m1 + m3 + m4 + m6$$

👉 최종:

$$\boxed{X = \Sigma m(1, 3, 4, 6)}$$

🔹 c. Y의 논리식

$$Y = (D0 + D2 + D5)' \cdot (D3 + D7)$$

👉 해석:

- 첫 항 → $m0, m2, m5$일 때 0 → NOT → 해당 minterm에서 1
- 두 번째 항 → $m3, m7$ 제외하면 항상 1

👉 결합 결과:

$$\boxed{Y = \Sigma m(0, 2, 5)}$$

🔹 d. 진리표

a	b	c	X	Y
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	0

🔹 e. 최소 SOP 형태

✓ X 최소화

$$X = \Sigma m(1, 3, 4, 6)$$

👉 정리:

$$\boxed{X = b'c + bc'}$$

✓ Y 최소화

$$Y = \Sigma m(0, 2, 5)$$

👉 정리:

$$\boxed{Y = a'c' + ab'c}$$

문제.
2×1 멀티플렉서를 사용하여 다음 함수를 구현하라.

$$F(A, B, C) = \Sigma m(2, 5, 6)$$

단,

- 입력 변수는 A, B, C
- 보수 입력은 필요 시 직접 생성 가능
- 멀티플렉서는 여러 개 사용 가능

✨ **추가 조건 (차별화 포인트)**

- 선택선(select line)은 반드시 **단 하나의 변수만 사용**
- 데이터 입력 $I0, I1$에는 **논리식 형태로 연결**

🎯 **풀이 요구**

1. 어떤 변수를 선택선으로 쓸지 결정하라
2. $I0, I1$을 각각 A, B, C로 표현하라
3. 최종 회로를 2×1 MUX만으로 구성하라

🔹 **주어진 함수**

$$F(A, B, C) = \Sigma m(2, 5, 6)$$

🔹 **선택선 선택**

$$S = C$$

🔹 **MUX 입력값**

$$I0 = A'B$$

$$I1 = AB' + A'B'$$

🔹 **최종 구조 (2×1 MUX)**

$$F = C' \cdot I0 + C \cdot I1$$

즉,

$$F = C'(A'B) + C(AB' + A'B')$$