```
    library IEEE;

 2. use IEEE.STD_LOGIC_1164.ALL;
 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 5. entity testi is
        Port (
 6.
            sw : in STD_LOGIC_VECTOR (7 downto 0); -- 8 vipukytkintä, jaetaan kahteen osaan
 7.
8.
            led_sum : out STD_LOGIC_VECTOR (4 downto 0); -- 5 ledille yhteenlaskun tulos
            led xor : out STD LOGIC VECTOR (3 downto 0) -- 4 ledille XOR-operaation tulos
 9.
10.
        );
11. end testi;
12.
13. architecture Behavioral of testi is
        signal A, B : STD_LOGIC_VECTOR (3 downto 0); -- Kaksi 4-bittistä syötettä
15.
        signal sum_result : STD_LOGIC_VECTOR (4 downto 0); -- 5-bittinen yhteenlaskun tulos
        signal xor_result : STD_LOGIC_VECTOR (3 downto 0); -- 4-bittinen XOR-tulos
16.
17. begin
        -- Jaetaan 8 kytkintä kahteen 4-bittiseen lukuun
19.
        A <= sw(3 \text{ downto } 0); -- Ensimmäinen 4-bittinen luku (sw[3:0])
20.
        B <= sw(7 downto 4); -- Toinen 4-bittinen luku (sw[7:4])
21.
22.
        -- Yhteenlasku
        sum_result <= ('0' & A) + ('0' & B); -- 5-bittinen tulos</pre>
23.
24.
25.
        -- XOR-operaatio
        xor_result <= A xor B; -- 4-bittinen XOR-tulos</pre>
26.
27.
28.
        -- Tulos ledien näyttämiseen
        led_sum <= sum_result; -- Yhteenlaskun tulos 5 ledille
led_xor <= xor_result; -- XOR-tulos 4 ledille</pre>
29.
30.
31. end Behavioral;
32.
```


## TESTBENCH:

```
    library IEEE;

 2. use IEEE.STD LOGIC 1164.ALL;
3.
 4. entity week1_laskin_tb is
5. end week1_laskin_tb;
 6.
7. architecture Behavioral of week1_laskin_tb is
       -- Signals to connect to the DUT (Design Under Test)
9.
        signal sw : STD_LOGIC_VECTOR(7 downto 0);
       signal led_sum : STD_LOGIC_VECTOR(4 downto 0);
signal led_xor : STD_LOGIC_VECTOR(3 downto 0);
10.
11.
12.
13. begin
14.
        -- Instantiate the Design Under Test (DUT)
15.
       uut: entity work.testi
16.
          port map (
17.
             SW => SW,
              led_sum => led_sum,
18.
19.
              led_xor => led_xor
20.
           );
21.
       -- Test process
22.
23.
       process
```

```
24.
      begin
25.
          -- Test case 1: SW[0:3] = 3, SW[4:7] = 3
         sw <= "00000011";
26.
27.
         wait for 100 ns;
28.
         -- Test case 2: SW[0:3] = 10, SW[4:7] = 3
29.
         sw <= "10100011";
30.
31.
         wait for 100 ns;
32.
33.
         -- Test case 3: SW[0:3] = 15, SW[4:7] = 15
         sw <= "11111111";
34.
35.
         wait for 100 ns;
36.
37.
         -- Test case 4: SW[0:3] = 0, SW[4:7] = 0
         sw <= "00000000";
38.
39.
         wait for 100 ns;
40.
41.
         -- Stop simulation
42.
         wait;
43.
       end process;
44. end Behavioral;
45.
```

## Simulation:



## Demo video:

74661076517\_\_5F445C39-06C3-4E9B-AC3A-BD468BB6B103.MOV