Implementación de un ip core de una ALU de 4 bits con VHDL

Una ALU es un circuito digital que se utiliza para realizar operaciones aritméticas y lógicas. Es uno de los componentes esenciales en los microcontroladores. Es capaz de realizar las siguientes operaciones:

- Operaciones Aritméticas: suma, resta, multiplicación y división.
- Operaciones Lógicas: AND (Y), OR (O), NOT (NO) y XOR (O exclusivo).

El uso de FPGAs permite diseñar ALUs personalizadas que se ajustan a las necesidades específicas de una aplicación. Esto se hace utilizando lenguajes de descripción de hardware como VHDL. En la figura 1 se muestra la representación de la ALU de 4 bits que tiene como entrada dos parámetros (A y B) y como salida se obtiene el resultado (Result) de la operación que se le indicó realizar.




Figura 1. Diagrama de bloques ALU de 4 bits.

Para seleccionar qué operación aritmética se quiere realizar se utiliza un número de operación (ALU Sel).

ALU_Sel	Result		
0 0	A + B		
0 1	A - B		
10	A * B		
11	A/B		

Tabla 1. Operaciones que realiza la ALU de 4 bits.

La salida CarryOut se utiliza para la operación de la suma con el valor de 1 o 0 según sea el caso.

Jorge Vasquez

Bloque principal de la ALU de 4 bits:

A continuación se muestra el test bench de la ALU de 4 bits.




Figura 2. Test bench de la ALU de 4 bits.



Figura 3. Simulación de la ALU de 4 bits.

Ip core ALU:

En la figura 4 se muestra la conectividad entre el PS y la PL del sistema desarrollado. La **ALU IP** recibe/envía datos desde/hacia el micro de la FPGA. Dicho funcionamiento ha sido implementado a través de un código C.




Figura 4. PS y PL del sistema a implementar.

Microarquitecturas y Softcores

Jorge Vasquez

Al momento de crear la ip personalizada que describe el comportamiento de la ALU (suma, resta, multiplicación y división), se tuvo que declarar el componente para poder utilizar la interfaz AXI de interconexión con el micro.

```
Project Summary
                × Package IP - alu_ip
                                     x alu_ip_v1_0.vhd
                                                                                   ? 🗆 🖸
                                                       × alu_ip_v1_0_S_AXI.vhd *
c:/Users/jfvas/Desktop/ClasesMaestria/MyS/Repositorio_ip/alu_ip/ip_repo/alu_ip_1.0/hdl/alu_ip_v1_0_S_AXI.vhd
             ø
84 end alu_ip_vl_0_S_AXI;
85
86 architecture arch_imp of alu_ip_vl_0_S_AXI is
87
         --Declaracion del componente ALU
88
89 🗀
          component ALU is
             port(
90
                 clk : in std logic; -- Reloj para la ALU
91
                 A : in std logic vector(3 downto 0); -- Entrada A de 4 bits
92
                 B : in std logic vector(3 downto 0); -- Entrada B de 4 bits
93
                 ALU_Sel : in std logic vector(1 downto 0); -- Selector de operación
94
                 Result : out std logic vector (7 downto 0); -- Resultado de la operación
95
                 CarryOut : out std logic -- Salida de acarreo o préstamo
96
97
             );
98 🖨
          end component;
```

Figura 5. Declaración del componente ALU.

Asimismo se tuvo que hacer la declaración de las señales que serán utilizadas para conectar la salida del core ALU.

```
Project Summary
                 X Package IP - alu ip
                                      x alu_ip_v1_0.vhd
                                                          × alu_ip_v1_0_S_AXI.vhd *
                                                                                      ? 🗆 🖸
c:/Users/jfvas/Desktop/ClasesMaestria/MyS/Repositorio_ip/alu_ip/ip_repo/alu_ip_1.0/hdl/alu_ip_v1_0_S_AXI.vhd
             | → | X | 📵 | 🛍 | X | // | 🔢 | ♀
                                                                                             ٥
123 🗀
          ---- Number of Slave Registers 5
          signal slv_reg0 :std logic vector(C_S_AXI_DATA_WIDTH-1 downto 0);
124
125
          signal slv regl :std logic vector(C S AXI DATA_WIDTH-1 downto 0);
          signal slv reg2 :std logic vector(C S AXI DATA WIDTH-1 downto 0);
126
          signal slv_reg3 :std logic vector(C_S_AXI_DATA_WIDTH-1 downto 0);
127
          signal slv_reg4 :std logic vector(C_S_AXI_DATA_WIDTH-1 downto 0);
128
129
          signal slv_reg_rden : std logic;
130
          signal slv_reg_wren : std logic;
131
          signal reg_data_out :std_logic_vector(C_S_AXI_DATA_WIDTH-1 downto 0);
          signal byte_index : integer;
132
133
          signal aw_en : std logic;
134
135
          --Agrego las senales
          signal sal_resul :std logic vector(C_S_AXI_DATA_WIDTH-1 downto 0);
136
          signal sal_cout :std_logic_vector(C_S_AXI_DATA_WIDTH-1 downto 0);
137
```

Figura 6. Agregando las señales.

Microarquitecturas y Softcores

Jorge Vasquez

En la parte descriptiva de la arquitectura se instancia el componente ALU como se muestra en la figura 7.

```
416
417
          -- Add user logic here
418
419
              -- Instancia del componente ALU
420
421
            alu inst: ALU
               port map (
422
                  clk => S_AXI_ACLK,
423
424
                     A => slv_reg0(3 downto 0),
425
                     B => slv_regl(3 downto 0),
426
                    ALU_Sel => slv_reg2(1 downto 0),
427
                    Result => sal_resul(7 downto 0),
                     CarryOut => CarryOut_temp
428
429
               );
430
431
                -- Asignar CarryOut_temp a sal_cout
432
               process(CarryOut_temp)
433 ;
434
                   sal_cout <= (others => '0'); -- Esto inicializa todos bits en '0'
 435
                    sal_cout(0) <= CarryOut_temp; -- Asigna el bit de acarreo al bit menos significativo
        sal_cou
end process
-- User logic ends
436
               end process;
437
438
439 end arch_imp;
440
```

Figura 7. Instancia del componente ALU

También se tuvo que modificar slv_reg3 por sal_resul en el proceso encargado de la lectura de los registros.

```
process (slv_reg0, slv_reg1, slv_reg2, sal_resul, sal_cout, axi_araddr, S_AXI_ARESETN, slv_reg_rden)
variable loc_addr :std_logic_vector(OPT_MEM_ADDR_BITS downto 0);
    -- Address decoding for reading registers
    loc addr := axi araddr(ADDR LSB + OPT MEM ADDR BITS downto ADDR LSB);
    case loc_addr is
     when b"000" =>
       reg_data_out <= slv_reg0;
     when b"001" =>
       reg_data_out <= slv_regl;
      when b"010" =>
       reg_data_out <= slv_reg2;
      when b"011" =>
       reg_data_out <= sal_resul;
      when b"100" =>
       reg data out <= sal cout;
      when others =>
       reg_data_out <= (others => '0');
    end case:
end process:
```

Figura 8. Modificación del código para poder leer la salida de la ALU.

Jorge Vasquez

Sistema completo:

La figura 9 muestra el esquema general del sistema que se ha implementado.




Figura 9. Sistema que incluye el ip core personalizado.

El sistema está formado por el microcontrolador, el sistema de reseteo, la matriz de interconexión y el ip core de la ALU de 4 bits que está conectado por el bus AXI al microcontrolador.

Tabla de uso de recursos de la FPGA:

En las siguiente figura se muestra la tabla de uso de recursos del proyecto en el software vivado.

Itilization Post-Synthesis Post-Implementation			
			Graph Table
Resource	Utilization	Available	Utilization %
LUT	478	17600	2.72
LUTRAM	60	6000	1.00
FF	666	35200	1.89
BUFG	1	32	3.13

Figura 10. Tabla de uso de recursos post-implementation.

Jorge Vasquez

Jerarquía de archivos del proyecto ALU:

Por último se generan las salidas de IP Integrator, el HDL top-level, y se ejecuta el SDK exportando el hardware.




Figura 11. Archivo Wrapper HDL generado y agregado al proyecto.

Implementación del software en el SDK:

El software desarrollado permite al microcontrolador realizar la escritura de los operadores "A" y "B", así como la lectura del resultado que se obtiene del IP core de la ALU.




Figura 12. Código en C implementado en el microcontrolador.

Microarquitecturas y Softcores

Jorge Vasquez

Resultado final:

Para realizar la prueba del sistema implementado, se hardcodean dos números y se verifica el resultado a través de la terminal.

```
Welcome to minicom 2.8

OPTIONS: I18n
Compiled on Jul 20 2023, 00:00:00.
Port /dev/ArtyZ7-Board01-003017A4C8AB, 01:40:32

Press CTRL-A Z for help on special keys

-- Este programa valida el funcionamiento de una ALU de 4 bits con un IP cores propios --
-- suma --
Operacion: 6 + 2 = 8

-- resta --
Operacion: 6 - 2 = 4

-- multiplicacion --
Operacion: 6 * 2 = 12

-- division --
Operacion: 6 / 2 = 3

CTRL-A Z for help | 115200 8N1 | NOR | Minicom 2.8 | VT102 | Offline | ArtyZ7-Board01-003017A4C8AB
```

Figura 13. Resultado de la ejecución del código en el procesador.