DISEÑO DE MÁQUINAS DE ESTADO EMPLEANDO MEMORIAS: DIRECCIONAMIENTO POR TRAYECTORIA


31 de agosto 2022 M.I. Pedro Ignacio Rincón Gómez LABORATORIO DE ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS

## Objetivo:

Familiarizar al alumno en el conocimiento diseño, construcción y simulación de máquinas de estados empleando el método direccionamiento por trayectoria.

#### Desarrollo:

- 1. Diseñar una carta ASM con 8 estados, 4, entradas (X,Y,Z,W) Y 4 salidas (S0,S1,S2,S3) y determine la tabla de verdad por el método de *Direccionamiento por Trayectoria*. La carta ASM debe contar con salidas condicionales.
- Construir el modelo de la máquina de estados de "Direccionamiento por trayectoria" haciendo uso de lenguajes de descripción de hardware (verilog, VHDL), empleando un modelo modular mediante el empleo del entorno gráfico.
- 3. Simular el diseño de forma que se puedan visualizar las entradas, salidas y el estado presente en todo momento en un diagrama de tiempos, haciendo uso de alguna plataforma de ALTERA o XILINX.



Estado_Presente + Entradas							Liga + Salidas						
P2	P1	P0	W	Х	Υ	Z	Z2	Z1	Z0	S3	S2	<b>S1</b>	S0
0	0	0	*	*	*	*	0	0	1	0	0	0	1
0	0	1	*	*	*	0	0	1	0	1	1	1	0
0	0	1	*	*	*	1	1	0	1	1	1	1	1
0	1	0	*	0	0	*	0	0	1	0	1	0	1
0	1	0	*	0	1	*	0	1	1	0	1	0	1
0	1	0	*	1	*	*	1	0	0	0	1	1	1
0	1	1	*	*	*	*	1	1	1	1	0	0	0
1	0	0	*	*	*	*	1	1	0	1	1	0	0
1	0	1	0	*	*	*	1	1	0	1	0	1	0
1	0	1	1	*	*	*	0	0	1	0	0	0	0
1	1	0	*	*	*	*	0	0	0	0	1	0	0
1	1	1	*	*	*	*	0	0	0	0	0	1	0


128 lineas débemos de programar.

El reporte debe incluir por cada elemento del equipo :


Fotografía de la credencial de estudiante de la UNAM o en su defecto alguna otra identificación que contenga su foto. (Licencia de conducir, etc.)

#### Introducción:

En el diagrama que se muestra se aprecia la estructura del circuito del método Direccionamiento por Trayectoria. Está compuesto de 2 elementos de Hardware: Una Memoria ROM y un registro (Latch).



#### 1) La carta ASM diseñada:




#### 2) La tabla de verdad completa de la memoria:

$\begin{array}{c} \textbf{Edo\_Pte} + \textbf{Entradas} \\ P_2 \ P_1 \ P_0 \ \ X \ Y \ Z \ W \end{array}$	$\left \begin{array}{c} \operatorname{Liga} & + \\ \operatorname{L}_2^{} \operatorname{L}_1^{} \operatorname{L}_0 & \end{array}\right $	$\begin{array}{c} {\color{red} \textbf{Salidas}} \\ {\color{red} S_3} \ {\color{red} S_2} \ {\color{red} S_1} \ {\color{red} S_0} \end{array}$
000****	0 0 1	0 0 0 1
001 *0** 001 *1**	0 1 0 1 1 0	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
010 ****	0 1 1	1 1 0 0
011 0 <b>**</b> 011 1 <b>**</b>	$\begin{array}{cccc} 0 & 0 & 1 \\ 0 & 1 & 1 \end{array}$	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
100000** 10001** 1001**	$\begin{array}{c} 1 & 1 & 0 \\ 0 & 0 & 0 \\ 1 & 0 & 1 \end{array}$	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
101 ***0 101 ***1	0 1 0 1 0 1	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
110 ** 0 * 110 ** 1 *	1 1 0 1 0 0	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
111 ****	0 0 0	0 0 0 0

## 3) El código de cada módulo en VHDL y verilog.


```
Compilation Report - contador3bits
  library ieee;
      use ieee.std_logic_ll64.all; Bibliotecas estándar
    mentity contador3bits is
         Port ( relog, reset : in STD LOGIC:
                     salcuenta: out STD LOGIC VECTOR(3 downto 0);
                     x : in std LOGIC);
      end contador3bits;
12
13
    □architecture argcontador3bits of contador3bits is
14
15
         subtype estado is STD LOGIC VECTOR(3 downto 0);
16
        signal q, qmasl: estado;
        signal q, qmasl: estado;
17
18
         constant e0: estado:="0000";
19
         constant el: estado:="0001";
20
         constant e2: estado:="0010";
21
         constant e3: estado:="0011";
         constant e4: estado:="0100";
                                                 Las constantes necesarias, en
23
                                                  este caso es cada número de
24
         constant e6: estado:="0110";
                                                  nuestro conteo de 4 bits
25
         constant e7: estado:="0111";
26
         constant e8: estado:="1000";
         constant e9: estado:="1001";
28
         constant el0: estado:="1010";
29
         constant ell: estado:="1011";
         constant e12: estado:="1100";
31
         constant e13: estado:="1101";
32
         constant el4: estado:="1110";
33
         constant e15: estado:="1111";
```

#### 4) El diagrama esquemático del diseño



Recuerden que el divisor de tiempo no se usa al simular

## 5) La simulación del diseño (diagrama de tiempos)



En la simulación se debe ver el estado presente y las salidas del sistema para una trayectoria particular de la carta ASM en función de las entradas.

Conclusiones individuales de cada integrante del equipo.



# Bibliografía

 Dr. Jesús Savage Carmona, Ing. Gabriel Vázquez, M.I. Norma Elva Chávez Rodríguez, "Diseño de microprocesadores", [En línea], Dirección URL: https://biorobotics.fip.unam.mx/wpcontent/uploads/2019/05/diseo\_de\_procesadores.pdf, Fecha de consulta: 20 de Noviembre del 2019.