

SSC0902 – Organização e Arquitetura de Computadores

Lista de Exercícios sobre Hierarquia de Memória

1. Qual a principal razão de se ter o sistema de memória do computador organizado de maneira hierárquica?
2. Qual a diferença entre memórias voláteis e memórias não voláteis?
3. O que diferencia uma ROM de uma EPROM de uma E²PROM de uma FLASH?
4. Qual a diferença entre uma RAM estática de uma RAM dinâmica?
5. Suponha que uma CPU tenha uma cache nível 1 e uma cache nível 2, com tempos de acesso de 5 e 10 nseg, respectivamente. A memória principal tem tempo de acesso de 50 nseg. Se o cachê nível 1 possui uma taxa de acertos de 20% e o cachê nível 2 uma taxa de acertos de 60%, qual é o tempo médio de acesso?
6. Uma cache pode ser organizada de tal modo que se tenha:
 - Mais palavras por bloco, mas poucos blocos
 - Menos palavras por bloco, mas muitos blocos

Considere que nas duas opções a capacidade da cache (em bytes) é a mesma. Quais as vantagens e desvantagens de cada uma das abordagens? Dê um exemplo de sequência de acesso que tem uma taxa de acerto melhor em cada uma das opções.

7. Para cada uma das caches definidas abaixo, faça a divisão do endereço nos campos necessários para os mapeamentos direto, associativo e associativo por conjunto ($k = 4$). Considere que a memória principal é endereçada a Byte e que endereça 2^{32} Bytes, portanto, são necessários 32 bits para endereçar qualquer posição da memória. Considere também que uma *word* (palavra) tem 4 Bytes.
 - a) Cache com 16 words, 1 word por bloco (portanto, 16 linhas)
 - b) Cache com 32 words, 1 word por bloco (portanto, 32 linhas)
 - c) Cache com 64 words, 1 word por bloco (portanto, 64 linhas)
 - d) Cache com 128 words, 2 words por bloco (portanto, 64 linhas)
 - e) Cache com 128 words, 4 words por bloco (portanto, 32 linhas)
 - f) Cache com 1024 linhas, 8 words por bloco (portanto, 8192 words)
 - g) Cache com 256 linhas, 2 words por bloco (portanto, 512 words)

8. Após fazer a divisão do endereço, considere a cache (a) definida no exercício anterior e calcule em que posição da cache será mapeada cada uma das seguintes palavras de memória (não se esqueça que a memória é endereçada a byte, então tem que converter cada endereço de palavra em um endereço de byte).

- 2, 3, 11, 16, 21, 13, 64, 48, 19, 11, 3, 22, 4, 27, 6 e 11

9. Realize os acessos abaixo na hierarquia de memória, exatamente na ordem em que eles aparecem. Os **endereços para acesso estão a Byte**. O computador trabalha com **palavras de 32 bits** (4 Bytes). Suponha que o conteúdo da palavra de memória é o endereço do 1º byte daquela palavra. Há três níveis de cache (L1, L2 e L3) e a memória RAM. A **cache L1 é mapeada diretamente e tem 4 linhas. Cada bloco da linha tem 2 palavras**. A **cache L2 tem 8 conjuntos, é associativa por conjunto com 2 linhas por conjunto e cada bloco da linha tem 2 palavras**. A **L3 tem 16 linhas e é totalmente associativa. Cada bloco da linha tem 4 palavras**. A memória **RAM tem 1024 Bytes** (não é necessário endereçar mais do que essa quantidade de memória). A política de substituição nas caches L1, L2 e L3 é FIFO. As políticas de atualização são *write-back* e *write allocate* para as três caches (use 1 para modificado e 0 para não modificado). Os acessos abaixo podem ser *Leitura* ou *Escrita*. Quando o acesso for *Escrita*, o conteúdo a ser escrito na palavra é o endereço do 1º byte multiplicado por 10.

- Represente graficamente as caches L1, L2, L3 e a memória RAM
- Indique a divisão do endereço da memória principal para cada cache
- Faça a simulação e indique a situação final dos conteúdos na L1, L2 e RAM.
- Indique para cada cache: quantidade de acessos, acertos e faltas.

São acessadas palavras que começam nos seguintes endereços, **já em bytes**:

Acesso	Tipo	End Dec 1º byte	End Hexa 1º byte	Endereço em Binário
1	<i>Escrita</i>	72	48	
2	<i>Escrita</i>	64	40	
3	<i>Escrita</i>	136	88	
4	Leitura	36	24	