

SSC0902 – Organização e Arquitetura de Computadores

Lista de Exercícios - Pipeline

1. Uma das características das arquiteturas RISC é que a maioria das instruções possuem tamanhos iguais. Quais as consequências e vantagens desta característica? Existe alguma desvantagem?
2. Defina pipeline e sua importância no desempenho dos processadores.
3. Os 5 estágios de dois processadores (a e b) têm as seguintes latências:

	Fetch	Decode	Execute	Memory	Write back
a	300 ps	400 ps	250 ps	500 ps	100 ps
b	200 ps	150 ps	120 ps	190 ps	140 ps

Assuma que, na versão pipeline, cada estágio consome outros 20 ps com os registradores entre os estágios. Para as duas arquiteturas:

- a) Na versão não pipeline (monociclo), qual o tempo de ciclo? Qual a latência de uma instrução? Qual o *throughput*?
 - b) Na versão pipeline, qual o tempo de ciclo? Qual a latência de uma instrução? Qual o *throughput*?
 - c) Se um dos ciclos pudesse ser dividido ao meio, qual você escolheria? Qual o novo tempo de ciclo? Qual a nova latência? Qual o novo *throughput*?
4. Considere um pipeline de 5 estágios (IF, ID, EX, MEM e WB). Assuma a seguinte distribuição de instruções que são executadas em um processador:
 - 50% são aritméticas/lógicas
 - 25% são beq
 - 15% são lw
 - 10% são sw

Assumindo que o pipeline não vai parar por dependências (dados ou controle), qual a taxa de utilização da memória de dados? Qual a taxa de utilização da porta de escrita no banco de registradores?

5. Faça a simulação da execução da sequência de código abaixo em um pipeline de 5 estágios e mostre qual a situação final dos registradores do pipeline (IF/ID, ID/EX, EX/MEM e MEM/WB), considerando também os sinais de controle, ao final dos ciclos de clock 4 e 7. Considere que a primeira instrução está na posição 0 da memória e que o PC começa com 0. Considere também que t1 e t2 não possuem o mesmo conteúdo quando o código é executado.

```
beq t1, t2, 4
lw s0, 0(t0)
add s3, s1, s2
sw s4, 0(t0)
addi t1, t1, -4
```

6. Considere o seguinte trecho de código

```
I0: div t2, t5, t8
I1: sub t9, t2, t7
I2: sll t5, a0, 2
I3: mul a1, t9, t5
I4: beq t2, a1, 100
I5: or t8, t5, t2
```

- a) Quais são as dependências de dados verdadeiras? E os *hazards*?¹. Considere que o pipeline tem 5 estágios.
- b) Assuma um pipeline RISC-V de 5 estágios sem *forwarding*, e que cada estágio demora 1 ciclo. Ao invés de inserir operações *nops*, você deixa o processador parar quando se tem *hazards*. Quantos ciclos o processador para? Qual o tamanho de cada parada, em ciclos? Qual o tempo de execução (em ciclos) do programa inteiro?
- c) Assuma um pipeline RISC-V de 5 estágios com *forwarding* total. Escreva o programa com *nops* para eliminar os *hazards*.

¹ Dependência é quando o dado de uma instrução depende de outra instrução.

Hazard é uma situação na qual a execução do pipeline é impedida de continuar, causando uma parada.