
Lógica secuencial

Existe memoria en los circuitos, la salida depende de las entradas y del estado del sistema (historia, memoria)



Lógica secuencial






Flip Flops


- Elemento básico de memoria
- Almacena 1 bit
- Asincrónico: No posee reloj, las transiciones se dan tan pronto como cambian las entradas (SR)
- Sincrónico: Poseen una señal de reloj que habilita las transiciones, necesario para evitar situaciones de carrera y controlar el momento de las transiciones
- Nivel: Los cambios se dan en un nivel, alto o bajo (SR)
- Flanco: Los cambios se dan en un flaco, ascendente o descendente (JK, D, T)



Flip Flop SR asincrónico



Qt	St	R_t	Q_{i+1}
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	(disallowed)
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	(disallowed)



Timing Behavior





Flip Flop SR asincrónico

S	R	\mathbf{Q}_{n+1}
0	0	Qn
0	1	0
1	0	1
1	1	-



Riesgos en circuitos asincrónicos







Flip Flop SR sincrónico por nivel alto

Clk	S	R	\mathbf{Q}_{n+1}
Alto	0	0	Qn
Alto	0	1	0
Alto	1	0	1
Alto	1	1	-
Otro			



Flip Flop JK sincrónico de flanco descendente

Clk	J	K	\mathbf{Q}_{n+1}
Desc	0	0	Qn
Desc	0	1	0
Desc	1	0	1
Desc	1	1	Q _n '
Otro	*	*	Qn

Flip Flop D sincrónico de flanco descendente (FF JK con J = K')


Clk	D	\mathbf{Q}_{n+1}
Desc	0	0
Desc	1	1
Otro	*	Qn


Flip Flop T sincrónico de flanco descendente (FF JK con J = K)

Clk	T	\mathbf{Q}_{n+1}
Desc	0	Q_n
Desc	1	Q _n '
Otro	*	Q_n



Registro serie







Registro serie - paralelo

