

Actividad 3. Diseño de lógica combinacional

Electrónica II para Ing. Electrónica 2025

Objetivos

Los objetivos de esta actividad son los siguientes:

1. Investigar en la bibliografía lo siguiente:
 1. Formas canónicas de las funciones lógicas: suma de productos y productos de suma.
 2. Axiomas del álgebra de Boole.
 3. Teoremas del álgebra de Boole.
 4. Simplificación y manipulación algebraica de funciones lógicas.
 5. Mapas de Karnaugh.
 6. Multiplexores y decodificadores.
 7. Funciones lógicas parcialmente especificadas.
 8. Código *decimal codificado en binario* (BCD).
2. Desarrolle lo siguiente:
 1. Encuentre las formas canónicas de las funciones lógicas descritas en las tablas a) a e) de la Figura 1.
 2. Minimizar las ecuaciones lógicas encontradas en el punto 2.1.
 3. Dibuje circuitos combinacionales que implementen las funciones lógicas de las tablas a) a e) de la Figura 1. Intente minimizar el uso de recursos para las implementaciones. Especifique el criterio de minimización utilizado.
 4. Repita el punto 2.3, pero esta vez usando solamente compuertas NAND.
 5. Repita el punto 2.3, pero esta vez usando solamente compuertas NOR.
 6. A partir de la Figura 2 que representa la función de un decodificador de código binario natural a código *1 de N* (también llamado decodificador de 3 a 8), dibuje un circuito lo implemente de manera eficiente. En la misma figura se muestra el símbolo que representa al decodificador.
 7. A partir de la tabla de la Figura 3 que representa la función de un multiplexor de 4 a 1, dibuje un circuito que lo implemente de manera eficiente. En la misma figura se muestra el símbolo que representa al multiplexor con sus entradas de control, de datos, y su salida.

8. A partir de la tabla de la Figura 4 que representa la función de un decodificador *BCD a siete segmentos*, dibuje un circuito que lo implemente de manera eficiente. Utilice las combinaciones de entrada no válidas para reducir la cantidad de lógica utilizada. En la misma figura se muestra el símbolo del decodificador en cuestión, donde aparecen denotados los segmentos (No es una práctica habitual incluir los segmentos dentro del símbolo del decodificador).

3. Describa en lenguaje VHDL lo desarrollado en el objetivo 2.6, 2.7 y 2.8.

(a)	(b)	(c)	(d)	(e)
A B Y	A B C Y	A B C Y	A B C D Y	A B C D Y
0 0 0	0 0 0 0	0 0 0 0	0 0 0 0 1	0 0 0 0 0
0 1 1	0 0 1 1	0 0 1 1	0 0 0 1 0	0 0 0 1 0
1 0 1	0 1 0 1	0 1 0 0	0 0 1 0 1	0 0 1 0 0
1 1 1	0 1 1 1	0 1 1 0	0 0 1 1 1	0 0 1 1 1
	1 0 0 1	1 0 0 0	0 1 0 0 0	0 1 0 0 0
	1 0 1 0	1 0 1 0	0 1 0 1 0	0 1 0 1 0
	1 1 0 1	1 1 0 1	0 1 1 0 1	0 1 1 0 1
	1 1 1 0	1 1 1 1	0 1 1 1 1	0 1 1 1 1
			1 0 0 0 1	1 0 0 0 1
			1 0 0 1 0	1 0 0 1 1
			1 0 1 0 1	1 0 1 0 1
			1 0 1 1 0	1 0 1 1 1
			1 1 0 0 0	1 1 0 0 0
			1 1 0 1 0	1 1 0 1 0
			1 1 1 0 0	1 1 1 0 0
			1 1 1 1 0	1 1 1 1 0

Figura 1: Funciones lógicas





Figura 2: Decodificador de 3 a 8


Evaluación

Esta actividad se evaluará mediante una prueba escrita de una hora, donde deberás resolver ejercicios del mismo tipo que lo desarrollado durante la actividad.



$S_1 S_0$	Y
00	D_0
01	D_1
10	D_2
11	D_3

Figura 3: Multiplexor de 4 a 1



$D_3 D_2 D_1 D_0$	$S_a S_b S_c S_d S_e S_f S_g$
0000	1111110
0001	0110000
0010	1101101
0011	1111001
0100	0110011
0101	1011011
0110	1011111
0111	1110000
1000	1111111
1001	1110011
otros	xxxxxxx

Figura 4: Decodificador BCD a siete segmentos