

Evaluación actividad 3. Diseño de lógica combinacional

Electrónica II para Ing. Electrónica 2025

Problemas

1. Encuentre las formas canónicas de la función de la tabla Figura 1
2. Minimice de manera algebraica una de las formas canónicas encontradas en el punto 1 para la salida C_{out} o para la salida S .
3. Minimice mediante el mapa de Karnaugh la función que no eligió en el punto anterior.
4. A partir de las expresiones mínimas obtenidas en 2. y 3. dibuje un circuito que implemente las salidas C_{out} y S utilizando un sólo tipo de compuertas.

ABC_{in}	$C_{out}S$
000	0 0
001	0 1
010	0 1
011	1 0
100	0 1
101	1 0
110	1 0
111	1 1

Figura 1: Función de un sumador completo