

Laboratorio de Familias Lógicas

Alarcon Fajardo, Rocio Belen

Ingeniería Electrónica

2025

RESUMEN.

En esta practica de laboratorio se revisaron los conceptos de lógica booleana, compuertas lógicas, familias lógicas y las características estáticas y dinámicas de las compuertas digitales. Se analizo la hoja de datos de circuito integrado 74HC00, identificando su función, la distribución de sus pines y sus características eléctricas. También se desarrollaron dos ensayos experimentales, para determinar las características estáticas mediante la implementación de un inversor lógico, y se construyo un oscilador de anillo para determinar los tiempos de propagación.

INTRODUCCION.

Objetivo 1.

- 1.1. La *lógica booleana* es un sistema formal introducido por George Boole en el siglo XIX, basado en variables binarias que solo pueden asumir los valores de 0 o 1, equivalentes a falso y verdadero. Dicho sistema define operaciones elementales (AND, OR, NOT) que constituyen la base del diseño de circuitos digitales y del procesamiento computacional moderno, al permitir modelar y simplificar funciones lógicas mediante expresiones algebraicas (Harris & Harris, 2019).
- 1.2. Una *compuerta lógica* es un dispositivo digital que implementa una función booleana, procesando una o más señales binarias de entrada para generar una salida binaria. Su comportamiento se describe mediante tablas de verdad y símbolos estandarizados, y constituyen los bloques fundamentales del diseño de circuitos digitales (Wakerly, 2005).
- 1.3. Una *familia lógica* es un conjunto de circuitos digitales diseñados con una misma tecnología de fabricación y que comparten parámetros eléctricos compatibles, como niveles de tensión, consumo y velocidad de operación. Entre las principales familias lógicas se encuentran TTL, CMOS y ECL, cada una con ventajas y limitaciones en cuanto a velocidad, disipación de potencia y densidad de integración (Wakerly, 2005).
- 1.4. Las *características estáticas* describen el comportamiento de una compuerta lógica cuando sus entradas y salidas permanecen en estado estable, es decir, sin variaciones en el tiempo. Estas propiedades se analizan bajo condiciones de corriente continua (DC) y aseguran la correcta interpretación de los niveles lógicos en un sistema digital. Dentro de ellas se destacan los niveles lógicos de entrada y salida, que definen los rangos de voltaje asociados al 0 (LOW) y al 1 (HIGH), el margen de ruido, que mide la tolerancia de la compuerta frente a perturbaciones eléctricas; las corrientes de entrada y salida, que determinan la capacidad de una salida para excitar varias entradas y el consumo de potencia estática, que representa

la energía disipada cuando la compuerta mantiene un estado lógico fijo. Estas características son esenciales para garantizar la compatibilidad eléctrica entre dispositivos de una misma familia lógica o de diferentes tecnologías (Wakerly, 2005).

Las *características dinámicas* definen el comportamiento de la compuerta durante las transiciones lógicas, es decir, cuando sus entradas cambian de estado y la salida debe responder en consecuencia. Estas propiedades se estudian bajo condiciones de señales variables en el tiempo (AC) y determinan la velocidad de operación y la eficiencia de la compuerta en aplicaciones de alta frecuencia. Entre ellas se incluyen los tiempos de propagación (t_{pHL} y t_{pLH}), que indican el retraso entre un cambio en la entrada y la respuesta en la salida (véase *Figura 1*), los tiempos de subida y bajada (t_r y t_f), que reflejan la rapidez de la transición de la señal entre niveles de voltaje; la frecuencia máxima de operación, que establece el número máximo de conmutaciones por segundo que el dispositivo puede realizar sin errores; y el consumo de potencia dinámico, asociado a la carga y descarga de las capacitancias internas y externas durante las conmutaciones.




Figura 1: Retardos de propagación de entrada a salida (Wakerly, 2005)

Ambos aspectos son fundamentales en el diseño y selección de familias lógicas, ya que permiten balancear criterios de consumo, inmunidad al ruido y rapidez de conmutación, según las necesidades de cada aplicación digital (Wakerly, 2005).

- 1.5. Un *oscilador de anillo* es un circuito digital utilizado como fuente de señal periódica, cuya construcción se basa en la conexión en lazo cerrado de un número impar de inversores. En este diseño, la salida de cada inversor se conecta a la entrada del siguiente, y la última salida se retroalimenta hacia la primera entrada, lo que impide la existencia de un estado estable (véase *Figura 2*).




Figura 2: oscilador de anillo (Harris & Harris, 2019)

La condición de utilizar un número impar de inversores es esencial, ya que introduce una inversión lógica neta en cada recorrido de la señal, forzando al circuito a oscilar. Si el número de inversores fuese par, el sistema tendería a estabilizarse en un valor lógico fijo (0 o 1), anulando el comportamiento oscilatorio (Wakerly, 2005).

El principio de funcionamiento radica en el retardo de propagación característico de cada compuerta lógica. Cuando una transición lógica se aplica en la entrada de la cadena, esta se replica en la salida con un retraso acumulado. Debido a la realimentación, dicha transición vuelve a la entrada inicial, repitiéndose indefinidamente (véase *Figura 3*).




Figura 3: formas de onda del oscilador de anillo (Harris & Harris, 2019)

La frecuencia de oscilación puede expresarse aproximadamente como:

$$f_{osc} \approx \frac{1}{2 \cdot N \cdot t_{pd}}$$

donde N es el número de inversores y t_{pd} el tiempo de propagación promedio de cada etapa. Una oscilación completa requiere una transición de $0 \rightarrow 1$ y de $1 \rightarrow 0$, lo que justifica el factor 2 en la fórmula (Harris & Harris, 2019).

MATERIALES Y MÉTODOS.

Objetivo 2.

2.1. El integrado 74HC00 es un dispositivo CMOS, integra cuatro compuertas lógicas NAND independientes de 2 entradas (A, B) con una salida Y por compuerta. Cada compuerta es el complemento del producto lógico de sus dos entradas.

2.2. El circuito integrado 74HC00 dispone de un total de 14 pines en encapsulado DIP. Dos pines están destinados a la alimentación (VCC en el pin 14 y GND en el pin 7), mientras que los 12 restantes corresponden a las entradas y salidas de las cuatro compuertas NAND que contiene (véase *Figura 4*). Cada compuerta se compone de dos pines de entrada y un pin de salida, organizados de manera simétrica para facilitar el diseño de circuitos lógicos digitales (véase *Figura 5*).




Figura 4: distribución de pines.




Figura 5: simbología lógica.

2.3. El 74HC00 debe alimentarse con una tensión continua de entre 2[V] y 6[V], siendo el valor típico de 5[V].

2.4. Tabla 1. Características estáticas

En las siguientes condiciones de funcionamiento, los voltajes están referidos a GND (tierra=0), $V_{cc}=4,5$ [V], $T=25$ °C.

símbolo	Valor típico	unidad
V_{ILmax}	2,4	[V]
V_{IHmin}	2,1	[V]
V_{OLmax}	0	[V]
V_{OHmin}	4,32	[V]

2.5. Tabla 2. Características dinámicas.

En las siguientes condiciones de funcionamiento, los voltajes están referidos a GND (tierra=0), $V_{cc}=4,5$ [V], $T=25$ °C, $C_L=50$ [pF].

Símbolo	Valor típico	unidad
t_{PLHmax}	9	[ns]
t_{PHLmax}	9	[ns]

Objetivo 3.

Para la obtención experimental de las características estáticas V_{IL} (máx.) y V_{OH} (min) se implementó el circuito representado en la *Figura 6*. Dicho montaje está compuesto por una compuerta lógica 74HC00 (NAND) configurada para operar como inversor lógico. En la entrada se conectó un potenciómetro, utilizado como divisor de tensión, con el fin de aplicar un voltaje de entrada variable. En la salida se incorporó un diodo emisor de luz (LED) como indicador visual del estado lógico.

Para la medición, el osciloscopio se configuró de manera tal que, en cada transición de la salida, registrara el valor de tensión de entrada correspondiente al punto de conmutación. De esta forma fue posible determinar experimentalmente los valores de $V_{IL}(\max)$ y $V_{IH}(\min)$ (véase *Figura 7* y *Figura 8* respectivamente).




Figura 6: Circuito implementado en el objetivo 3.



Figura 7: visualización de V_{ILmax}



Figura 8: visualización de V_{IHmin} .

Resultados obtenidos:

$V_{ILmax} = 1,88 \text{ [V]}$

$V_{IHmin} = 2,72 \text{ [V]}$

Objetivo 4:

Para la realización de esta práctica, orientada a la obtención de las características dinámicas del circuito integrado 74HC00, se implementó un oscilador de anillo (véase Figura 9), configurando las compuertas NAND como inversores lógicos. La señal generada fue observada mediante un osciloscopio, conectando la sonda a la entrada del primer inversor.

La forma de onda obtenida presentó dos semiperíodos: el correspondiente al tiempo en nivel alto (t_H) y al tiempo en nivel bajo (t_L) (véase Figura 10). A partir de estas mediciones se formuló un sistema de ecuaciones que permite relacionar ambos intervalos con los tiempos de propagación característicos de las compuertas lógicas.

$$\begin{cases} t_H = 2 \cdot t_{r10} + t_{r01} \\ t_L = t_{r10} + 2 t_{r01} \end{cases}$$




Figura 9: circuito implementado objetivo 4 (oscilador de anillo)



Figura 10: visualización de forma de onda del oscilador

Mediante el uso de los cursores se obtuvieron las siguientes mediciones:

$$t_H = 16,2 \text{ [ns]}$$

$$t_L = 15 \text{ [ns]}$$

Resolviendo el sistema de ecuaciones mencionado anteriormente obtenemos:

$$tr_{01} = 4,6 \text{ [ns]}$$

$$tr_{10} = 5,6 \text{ [ns]}$$

$$T = t_H + t_L = 31,2 \text{ [ns]}$$

$$f = 1/T = 32 \text{ [MHz]}$$

RESULTADOS Y DISCUSION.

Tabla 3. Resultados obtenidos.

Descripción	Símbolo	Valor obtenido	Unidad
Tensión de entrada máxima reconocida como "0"	V_ILmax	1,88	[V]
Tensión de entrada mínima reconocida como "1"	V_IHmin	2,72	[V]
Semiperiodo nivel alto	tH	16,2	[ns]
Semiperiodo nivel bajo	tL	15	[ns]
Tiempo de propagación de 0 a 1	tr01	4,6	[ns]
Tiempo de propagación de 1 a 0	tr10	5,8	[ns]

Como se observa en la Tabla 3, los resultados experimentales obtenidos para las características estáticas V_ILmax y V_IHmin se encuentran dentro de los rangos especificados en la hoja de datos del circuito integrado 74HC00. De manera análoga, los tiempos de propagación medidos también se aproximan a los valores de referencia proporcionados por el fabricante.

CONCLUSIONES.

En conclusión, la práctica permitió consolidar los conceptos de lógica booleana, compuertas y familias lógicas. A partir del análisis de la hoja de datos del circuito integrado 74HC00, se comprendió la relevancia de las características estáticas y dinámicas en el diseño digital, relacionándolos con los resultados obtenidos de manera experimental los cuales se encontraron dentro del rango de valores.

REFERENCIAS.

- Sarah L. Harris y David Harris. (2019). Digital Design and Computer Architecture, RISC-V Edition. Morgan Kaufmann.
- John F. Wakerly. (2005). Digital Design: Principles and Practices. Prentice Hall.
- Hoja de datos del 74HC00 (PDF) - NXP Semiconductors.