INSTITUTO NACIONAL DA PROPRIEDADE INDUSTRIAL (INPI)
PEDIDO DE PATENTE DE INVENÇÃO (LEI Nº 9.279/96 & CONVENÇÃO DE PARIS ART. 4)

APARELHO, SISTEMAS E MÉTODOS PARA PROCESSAMENTO DE SINAIS NATIVO EM SEDENIÕES DE 16 DIMENSÕES, CANCELAMENTO ANALÓGICO PRÉ-ADC DE INTERFERÊNCIA POR DIVISORES DE ZERO, DETECÇÃO DE SPOOFING EM AMOSTRA ÚNICA POR CURVATURA NÃO-ASSOCIATIVA E MODULAÇÃO CHAVEADA POR DIVISORES DE ZERO

Depositante / Inventores:	Dionisio Chiuratto Agourakis (Depositante e Inventor Principal); Pedro Barone Agourakis (Co-Inventor, Raiz Triangular & Células Livres)
Nacionalidade / Residência:	Brasileira — São Paulo, SP, Brasil
Endereço:	Rua Joaquim Floriano 1125, apt 102, São Paulo, SP, CEP 04534-002, Brasil
E-mail / Telefone:	dionisio.ca@gmail.com | +55 11 98787-4110
Enquadramento:	Pessoa Física (Art. 12 da Lei 9.279/96 & Prioridade CUP / 35 U.S.C. § 119(a))

RELATÓRIO DESCRITIVO

REFERÊNCIA AO PERÍODO DE GRAÇA E DIVULGAÇÕES ANTERIORES (ART. 12 DA LEI 9.279/96 & 35 U.S.C. § 102(b)(1))

[0001] O presente Pedido de Patente de Invenção reivindica os benefícios do Período de Graça legal de 12 (doze) meses previsto no Artigo 12 da Lei da Propriedade Industrial (Lei nº 9.279/96 — Brasil) e no 35 U.S.C. § 102(b)(1)(A) (MPEP § 2153 — Estados Unidos), bem como estabelece prioridade unionista internacional nos termos do Artigo 4 da Convenção da União de Paris (CUP) e 35 U.S.C. § 119(a) (MPEP § 213), em relação às divulgações científicas de autoria dos próprios inventores: (1) Pedro Barone Agourakis e Dionisio Chiuratto Agourakis, "The Sedenion Triangular Root: A Child-Originated Partial Desimplicialization Operator on Cayley–Dickson Bitmasks," Zenodo DOI `10.5281/zenodo.21246673` (7 de julho de 2026); (2) Pedro Barone Agourakis e Dionisio Chiuratto Agourakis, "Zero-Divisor-Free Coordinate Cells in the Cayley–Dickson Tower," Preprint v1.0 (29 de julho de 2026); (3) Dionisio Chiuratto Agourakis, "Sedenion Algebras and PG(3,2) Incidence Structures for Non-Associative Geometric Deep Learning: Algebraic Foundations, Machine-Checked Theorems, and Dual-Track Validation," Zenodo DOI `10.5281/zenodo.23588274` (Outubro de 2026); e (4) Dionisio Chiu-

ratto Agourakis, “Matrix-Inversion-Free O(1) Sedenion PG(3,2) Zero-Divisor Beamforming for Assured PNT, +80 dB GNSS Anti-Jamming, and Anti-Spoofing,” Zenodo DOI `10.5281/zenodo.23603006` (Outubro de 2026), todas integralmente incorporadas por referência.

CAMPO DA INVENÇÃO

[0002] A presente invenção refere-se a receptores físicos de arranjos eletromagnéticos, redes passivas recíprocas de acopladores direcionais em linha de transmissão de radiofrequência (RF stripline) de 32 portas, circuitos analógicos diferenciais pré-ADC de cancelamento de interferência (*crossbar*), hardware anti-jamming e anti-spoofing para navegação por satélite (GNSS) e transceptores de camada física com baixa probabilidade de interceptação e detecção (LPI/LPD), operando nativamente na álgebra de sedeniões de Cayley–Dickson de 16 dimensões $\mathbb{S} \cong \mathbb{O} \oplus \mathbb{O}e_8$ e na geometria projetiva finita $\mathbf{PG}(3,2)$.

FUNDAMENTOS DA INVENÇÃO E ESTADO DA TÉCNICA

[0003] Todos os sistemas convencionais de processamento digital de sinais (DSP) multi-antena, radares *phased-array* e receptores CRPA (*Controlled Reception Pattern Antenna*) formulam os campos eletromagnéticos recebidos como vetores em um espaço de Hilbert complexo $\mathbb{C}^N$ governado por multiplicação escalar complexa associativa e comutativa. Tal paradigma em $\mathbb{C}^N$ sofre de quatro limitações físicas e computacionais severas em ambientes eletromagnéticos contestados:

[0004] 1. Saturação de LNA/ADC Pré-Beamformer e Cegueira Co-Linear ($\Delta\theta = 0.0^\circ$): Na conformação digital de feixe (DBF), sinais brutos de RF/FI de N antenas são amplificados por amplificadores de baixo ruído (LNAs) e digitalizados por conversores analógico-digitais (ADCs) antes da formação de nulos. Sob ataque eletrônico (EA) com razão interferência-sinal (**JSR**) de $+60$ dB a $+80$ dB, o interferidor (*jammer*) satura os LNAs e excede a faixa dinâmica de ADCs de 12 a 16 bits (*clipping*), destruindo o sinal desejado antes da aplicação dos pesos digitais. Ademais, quando o interferidor incide na mesma direção angular ($\Delta\theta = 0.0^\circ$) do satélite, qualquer beamformer espacial em $\mathbb{C}^N$ anula simultaneamente o satélite (degradando o limite inferior de Cramér–Rao [CRLB] de fase de código GPS L1 C/A para > 126 km).

[0005] 2. Complexidade $\mathcal{O}(N^3)$ de Inversão de Matriz de Covariância e Fome de Amostras: Beamformers adaptativos como MVDR/Capon e LSMI exigem $K \geq 2N$ amostras (*snapshots*) para estimar $\hat{\mathbf{R}}_{xx} = \frac{1}{K}\sum_{k=1}^{K} \mathbf{x}[k]\mathbf{x}^H[k]$ e inverter $\hat{\mathbf{R}}_{xx}^{-1}$ com custo $\mathcal{O}(N^3)$, degradando a profundidade de nulo em 25–40 dB sob manobras de alta dinâmica.

[0006] 3. Colapso de Posto 1 (*Rank-1 Collapse*) sob Spoofing Repetidor Coerente: Quando um repetidor coerente (*meaconing/spoofing*) incide com a mesma forma de onda $s(t)$ em atraso zero, a amostra recebida $r(t) = s(t)(\mathbf{u}_{\text{auth}} + \alpha\mathbf{u}_{\text{spoof}})$ faz com que o subespaço de sinal de $\hat{\mathbf{R}}_{xx}$ colapse para Posto 1, cegando detectores clássicos baseados em razão de autovalores (λ_2/λ_1), MUSIC e ESPRIT.

[0007] 4. Vulnerabilidade de Modulações Escalares à Interceptação Radiométrica: Formas de onda BPSK/QPSK DSSS modulam uma fase complexa 1D e permanecem vulneráveis a detectores cicloestacionários.

SUMÁRIO DA INVENÇÃO

[0008] A presente invenção supera todas as quatro limitações construindo a rede passiva recíproca de acopladores RF stripline de 32 portas, a alimentação de antena duplamente polarizada, o crossbar analógico diferencial pré-ADC, o detector de anomalias em amostra única ($K = 1$), o processador digital sem multiplicadores e o transceptor LPI/LPD nativamente na álgebra de sedeniões $\mathbb{S} = \mathbb{O} \oplus \mathbb{O}e_8 \cong \mathbb{R}^{16}$ e na geometria projetiva finita $\mathbf{PG}(3,2)$ (15 pontos e 35 retas). Diferentemente das álgebras de divisão $(\mathbb{R}, \mathbb{C}, \mathbb{H}, \mathbb{O})$, $\mathbb{S}$ é simultaneamente não-associativa ($[x,y,z] := (xy)z - x(yz) \neq 0$) e possui uma subvariedade exata de divisores de zero ($x \cdot y = 0$ para $x, y \neq 0$) governada pelo cone de Moreno $V_2(\mathbb{R}^7) = \{(a,b) \in \mathrm{Im}(\mathbb{O}) \times \mathrm{Im}(\mathbb{O}) : \|a\|_2 = \|b\|_2, \langle a,b \rangle = 0\}$ e por 84 lâminas (*2-blades*) primitivas $Z_m = (e_a \pm e_b)/\sqrt{2}$.

[0009] A invenção integra essa estrutura algébrica em seis arquiteturas físicas de hardware:

1. Cancelador Crossbar Analógico Diferencial Pré-ADC por Divisores de Zero: Executa $Z_{\text{out}}(t) = R(t) \cdot W_J$ no domínio analógico antes dos ADCs com zero multiplicadores analógicos usando chaves CMOS (`ADG1611`), inversão de polaridade DPDT ± 1 e somadores diferenciais de filme fino $\pm 0.05\%$ (`AD8130/ERA-3AEB1001V`), suprimindo jammers de $+80$ dB antes da saturação do ADC.

2. Detector de Spoofing Coerente em Amostra Única ($K = 1$) por Curvatura do Associador: Avalia a identidade fechada $\mathscr{A}_{\text{native}}(R) := [R, \pi_{\mathbb{O}}(R), e_8] = (ba - ab, 0) = (-2(a \times_{\mathbb{O}} b), 0)$, cuja norma quadrática é $\|[R, \pi_{\mathbb{O}}(R), e_8]\|_2^2 \equiv 4(\|a\|_2^2 \|b\|_2^2 - \langle a,b \rangle^2) = 4\|a \wedge b\|_2^2$. A métrica $\kappa_{\mathbb{S}}(R) = \|[R, \pi_{\mathbb{O}}(R), e_8]\|_2 / \|R\|_2^2 \in [0,1]$ anula-se ($\kappa_{\mathbb{S}} = 0$) para sinais autênticos em um subespaço quaterniônico associativo e salta para $\kappa_{\mathbb{S}} \to 1$ sob spoofing repetidor de atraso zero (99.80% de detecção, $\mathbf{AUROC} = 0.9999$ em $K = 1$), mesmo sob colapso de Posto 1 de $\hat{\mathbf{R}}_{xx}$.

3. Alimentação de Arranjo Sensor Vetorial TEM Diádico Nativo: Mapeia $(\mathbf{E}_\theta, \mathbf{E}_\phi)$ via híbridos de quadratura passivos de 90° diretamente em $(a,b) \in \mathrm{Im}(\mathbb{O}) \times \mathrm{Im}(\mathbb{O})$, impondo $\|a\|_2 = \|b\|_2$ e $\langle a,b \rangle = 0$ pelas equações de Maxwell sem matrizes de calibração.

4. Matriz Stripline RF Passiva e Recíproca de 32 Portas ($S_{32} = S_{32}^T$) Pré-LNA para Excisão Co-Linear ($\Delta\theta = 0.0^\circ$): Conecta as portas RHCP (I,Q) a (e_1, e_2) e LHCP (I,Q) a (e_5, e_6) antes de uma rede passiva recíproca de 32 portas sem ferrites ($\|S_{21}\|_2 \leq 1$, 0 mW DC) que implementa multiplicação à direita por $v_{\text{rf}}(\psi) = \frac{1}{2}(e_3 + \sin 2\psi\, e_{12} - \cos 2\psi\, e_{15})$, aniquilando jammers linearmente polarizados co-lineares ($\Delta\theta = 0.0^\circ$) com 0.0000 dB de perda no satélite RHCP (reduzindo o CRLB de 126,997 m para 17.96 m).

5. Modulação Chaveada por Divisores de Zero (ZDKM) e Transceptor $8 \oplus 4 \oplus 4$ Livre de Multiplicadores: Particiona $\mathbb{S} = \mathbb{R}^8_{\text{uncal}} \oplus \mathbb{R}^4_{\text{sig}} \oplus \mathbb{R}^4_{\text{jam}}$ usando um operador anti-simétrico $J^2 = -4\mathbf{I}_4$ sintetizado em `512 LUTs` e `0 DSP48` em 1 ciclo de clock no FPGA RFSoC `XCZU28DR`.

BREVE DESCRIÇÃO DOS DESENHOS

[0010] A FIG. 1 é um diagrama de blocos sistêmico do Receptor Nativo em Sedeniões de 16 Dimensões, ilustrando o Arranjo Vetorial TEM Duplamente Polarizado (100), a Rede Híbrida Passiva $90^\circ/180^\circ$ e Matriz Stripline Recíproca de 32 Portas (110), o Cancelador Crossbar Analógico Pré-ADC (120), o Banco ADC Coerente de 16 Canais (130), o De-

tector de Spoofing em Amostra Única por Curvatura do Associador (140) e o Projetor de Dobradiça Quaterniônica $\mathbf{PG}(3,2)$ e PLL (150).

[0011] A FIG. 2 é o diagrama esquemático de circuito de um canal diferencial de saída $k \in \{0,\dots,15\}$ do Cancelador Crossbar Analógico Pré-ADC (120) e Demodulador ZDKM (200).

DESCRIÇÃO DETALHADA DAS MODALIDADES PREFERIDAS

[0012] Seja $\mathbb{S} = \mathrm{span}_{\mathbb{R}}\{e_0, e_1, \dots, e_{15}\}$ a álgebra de sedeniões de Cayley–Dickson de 16 dimensões sobre $\mathbb{R}$, onde $e_0 = 1$ e $e_i e_j = \sigma(i,j) e_{i \oplus j}$ ($\oplus$ sendo XOR bit-a-bit de 4 bits). Para cada canal de saída $k \in \{0,\dots,15\}$ e índice multiplicador à direita $j \in \{0,\dots,15\}$, o único índice de entrada é $i = k \oplus j$, e o sinal $\sigma(k \oplus j, j) = (-1)^{\texttt{SIGN_NEG_KJ}[k][j]} \in \{+1,-1\}$ é armazenado na memória ROM constante de 256 bits:

```
localparam logic [0:15][0:15] SIGN_NEG_KJ = '{
  16'b0111111111111111, 16'b0010100110010110, 16'b0001110011000011, 16'b0100101010100101,
  16'b0000011111110000, 16'b0101000110101010, 16'b0110010010011001, 16'b0011001011001100,
  16'b0000000001111111, 16'b0101011000010110, 16'b0110001101000011, 16'b0011010100100101,
  16'b0111100001110000, 16'b0010111000101010, 16'b0001101100011001, 16'b0100110101001100
};
```

[0013] No Cancelador Crossbar Analógico Pré-ADC (120, FIG. 2), para qualquer jammer mapeado em uma lâmina divisora de zero primitiva $U_J = \frac{1}{\sqrt{2}}(e_a + s_b e_b)$, existem 4 lâminas parceiras ortogonais $W_J = \frac{1}{\sqrt{2}}(e_c + s_d e_d) \in \ker L_{\mathbb{S}}(U_J)$ tais que $U_J \cdot W_J = 0$ identicamente e $\|U_{\mathrm{sat}} \cdot W_J\|_2 = \sqrt{2}$ ($+3.01$ dB de ganho coerente). Os multiplexadores analógicos 210A/210B (`ADG1611`) selecionam os pares diferenciais $i_A = k \oplus c$ e $i_B = k \oplus d$; as chaves DPDT 220A/220B aplicam os sinais $\sigma(k \oplus c, c)$ e $s_d \sigma(k \oplus d, d)$ por inversão de fios (V^+, V^-); e o amplificador somador diferencial 230 (`AD8130` com resistores de filme fino $\pm 0.05\%$ `ERA-3AEB1001V`) soma os pares antes do ADC 240, provendo 68.38 dB (0.05%) a 82.76 dB (0.01%) de rejeição analógica pré-ADC e restaurando $+21.28$ dB de SINR pós-correlação sob $+80$ dB JSR.

[0014] No Detector de Spoofing em Amostra Única (140, FIG. 1), para uma amostra $R = (a,b) \in \mathrm{Im}(\mathbb{O}) \times \mathrm{Im}(\mathbb{O})$, o associador nativo $\mathscr{A}_{\mathrm{native}}(R) = [R, \pi_{\mathbb{O}}(R), e_8] = (ba - ab, 0) = (-2(a \times_{\mathbb{O}} b), 0)$ possui norma quadrática exata $4(\|a\|_2^2 \|b\|_2^2 - \langle a,b \rangle^2)$. A curvatura $\kappa_{\mathbb{S}}(R) = \|\mathscr{A}_{\mathrm{native}}(R)\|_2 / \|R\|_2^2 \in [0,1]$ detecta spoofers repetidores coerentes de atraso zero em $K = 1$ amostra (99.80% P_{det}, $\mathrm{AUROC} = 0.9999$), extraindo $q_3 = a \times_{\mathbb{O}} b$ para construir o anulador de Moreno $W = \frac{1}{\sqrt{2}}(c, (ac)b)$ sem decomposição em valores singulares (SVD).

[0015] Na modalidade embarcada *bare-metal* (`STM32WB55RG` Cortex-M4F a 64 MHz com `CC1101` Sub-GHz, receptor IR `TSOP75338` 940 nm/38 kHz, bobina LF-RFID 125 kHz/62.5 kHz e NFC 13.56 MHz; e `ESP32-S2-WROVER` a 240 MHz em 2.4 GHz 802.11), o motor executa com 0 bytes de `malloc` e 1.4 KB de ROM Flash: (a) o Coalescedor de Glitches de Estágio 1 funde ruídos $\min(h_2, l_2) < 0.42\, T_E$ via $(h_1, l_1) \mapsto (h_1, l_1 + h_2 + l_2)$ conservando a duração total do quadro, e o Projetor de Dobradiça Quaterniônica 4D de Estágio 2 projeta $d = q \cdot T_E + \varepsilon$ em $d' = q \cdot T_E$ sobre $\mathbb{H}_a = \mathrm{span}\{e_0, e_a, e_8, e_{a \oplus 8}\}$ (reduzindo o jitter RMS em $5.41\times$ em $2{,}797$ capturas Sub-GHz e em $10.28\times$ em $1{,}258$ rajadas IR); (b) na bobina LF-RFID 125 kHz, a projeção na grade de $8\,\mu$s ($d' = 8(k_p + k_n + 2) \geq 16\,\mu$s) garante $\mathrm{ARR} = \lfloor d'/8 \rfloor - 1 \geq 1$, eliminando o *underflow* `0xFFFFFFFF` (34.36 s) do registrador DMA de 32 bits; e (c) discrimina acoplamento cruzado de 13.56 MHz ($\kappa_{\mathbb{S}} \in [0.0983, 0.5230]$) e remove picos de multipercurso Wi-Fi > 9 dB.

[0016] Na modalidade pré-LNA de RF (100, 110), a conexão das portas RHCP (I, Q) em (e_1, e_2) e LHCP (I, Q) em (e_5, e_6) mapeia todo jammer linearmente polarizado (inclinação ψ) no cone de Moreno $V_2(\mathbb{R}^7)$, enquanto a rede stripline RF passiva e recíproca de 32 portas $S_{32} = S_{32}^T$ ($\|S_{21}\|_2 \le 1$, sem ferrites, 0 mW DC) implementa multiplicação à direita por $v_{\mathrm{rf}}(\psi) = \frac{1}{2}(e_3 + \sin 2\psi\, e_{12} - \cos 2\psi\, e_{15})$ com dois acopladores passivos por canal ($\{1/2, \pm\frac{1}{2}\sin 2\psi, \mp\frac{1}{2}\cos 2\psi\}$), aniquilando jammers co-lineares ($\Delta\theta = 0.0^\circ$) com 0.0000 dB de perda no satélite RHCP. Por fim, no transceptor $8 \oplus 4 \oplus 4$, a partição ortogonal $\mathbb{S} = \mathbb{R}^8_{\mathrm{uncal}} \oplus \mathbb{R}^4_{\mathrm{sig}} \oplus \mathbb{R}^4_{\mathrm{jam}}$ aplica o operador $J^2 = -4\mathbf{I}_4$ via deslocamento binário de 2 bits (`>> 2`) e negação de sinal, sintetizado no FPGA RFSoC `XCZU28DR` em `512 LUTs`, `0 DSP48` e 1 ciclo de clock (4.0 ns).