

ZADÁNÍ LABORATOŘE Č. 5

„INTEGROVANÝ OBVOD A LOGICKÁ HRADLA”

Cíle: Seznámit se s významem logických úrovní/hodnot (log.0, log.1) v dané realizaci a s konkrétním IO (integrováným obvodem), prakticky ověřit funkčnost hradel z IO a využít hradla z IO ke konstrukci vybraných praktických obvodů.

- ① **MOTIVACE** ANEB „PROČ TOMU VĚNOVAT ČAS A JAKÉ KOMPETENCE LZE ZÍSKAT ?”

Na základě sady experimentů budete moci ověřit, pochopit a objasnit význam vývodů konkrétního IO a logických úrovní/hodnot, činnost NAND hradla dané realizace a jeho vybraných aplikací.

- ② **VÝSTUP A ZPŮSOB JEHO HODNOCENÍ** ANEB „CO SE ODE MNE OČEKÁVÁ A CO ZA TO ?”

Za záznam výsledků měření do tabulky, předvedení a objasnění činnosti bistabilního klopného obvodu (KO) a za ověření a objasnění činnosti astabilního popř. monostabilního KO lze získat až **3 body**.



- ③ **PROSTŘEDKY** ANEB „CO JE K DISPOZICI ?”



Zdroj ss. napětí s omezením proudu, nepájivé pole, krabička s konstrukčními prvky (rezistory, diody, kondenzátory, tlačítko, IO s NAND hradly, vodiče), měřicí přístroje.

Integrovaný obvod (IO) nevyjímáte z nepájivého pole!


- ④ **ZÁKLADNÍ SCHÉMA(TA)** ANEB „Z ČEHO SE BUDE VYCHÁZET ?”



Vstupy			Výstup	Napěťové úrovně pro log.0/1 na v(ý)stupech TTL logických hradel	
x	y		$\overline{x \wedge y}$	Acceptable TTL gate input signal levels	Acceptable TTL gate output signal levels
log.0	log.0		log.1		
log.0	log.1		log.1		
log.1	log.0		log.1		
log.1	log.1		log.0		

Obrázek 1: Varianty schematické značky 2vstup. hradla NAND (a, b), vývody a rozmístění hradel v IO s NAND hradly (c), očekávané vlastnosti 2vstupového hradla realizovaného v TTL logice (d)

5 POSTUP SAMOSTATNÝCH ČINNOSTÍ ANEB „CO DĚLAT A NA CO SI DÁT POZOR ?”



Obrázek 2: Schémata klopných obvodů (KO) k zapojení (volitelné části jsou zbarveny červeně): a) bistabilní KO typu RS, b) astabilní KO, c) monostabilní KO; ①, ② jsou uzly, jejichž sledování by mělo přispět k objasnění dějů v obvodech

- Experiment 1:**
- Prostudujte** rozmístění vývodů IO (viz Obr. 1c) a **připojte** na IO napájecí napětí, tj. 7. vývod IO k 0 V (GND) a 14. vývod IO k +5 V (Vcc).
 - S využitím tab. z Obr. 1c **identifikujte** v IO alespoň dvě funkční NAND hradla. *Funkčnost hradla je nutno ověřit pro každou vstupní kombinaci !!!* ⚠
 - Z funkčních NAND hradel **zapojte** obvod dle Obr. 2a a analyzujte jeho chování pro kombinace předepsané v Tab. 1. **Odměřte** log. hodnoty a hodnoty napětí chybějící v Tab. 1, **předveďte** a **objasněte** činnost obvodu vyučující(mu).

vstupy		výstupy/stav		komentář
\bar{S}_t	\bar{R}_t	Q_t	Q_{t+1}	
[logická hodnota]			[V]	
0	1	X		$S_t = 1$ při $R_t = 0$ ("Set"): zapiš log.1 ($Q_{t+1} = \text{log.1}$)
1	0	X		$R_t = 1$ při $S_t = 0$ ("Reset"): zapiš log.0 ($Q_{t+1} = \text{log.0}$)
1	1	0		$S_t = R_t = 0$ ("pamatuj si"), zachovej uloženou log. hodnotu ($Q_{t+1} = Q_t$)
1	1	1		
0	0	X		$S_t = R_t = 1$ (současný požadavek na "Set" i "Reset"); neplatí $\bar{Q} = \text{not } Q$

Tabulka 1: Pravdivostní tabulka RS-KO; t resp. $t+1$ označuje stávající resp. následující úsek času, \bar{S}_t resp. \bar{R}_t negaci řídicích vstupů S_t (Set) resp. R_t (Reset) v t a Q_t resp. Q_{t+1} výchozí resp. následný obsah paměťové buňky v t resp. $t+1$

- Experiment 2:**
- V rámci zvolené studentské skupiny **zapojte** některý z obvodů z Obr. 2b,c.
 - Ve skupině **sledujte** (alespoň) průběh napětí mezi uzly ① resp. ② a zemí; vyučující(mu) **objasněte** děje způsobující sledovaný průběh pro dané hodnoty R, C a vliv změny R, C na děje v obvodu a na průběh sledovaných napětí.

6 SHRUTÍ, VYHODNOCENÍ A INTERPRETACE VÝSLEDKŮ ANEB „JAKÁ JSOU ZJIŠTĚNÍ ?”

Předpokladem správné funkce IO je připojení IO na napájecí napětí, log.0/1 na v(ý)stupu logického hradla představuje napětí z určitého rozsahu¹. Bistabilní KO má dva klidové stavy (log.0 nebo log.1); změna jeho stavu není samovolná². Monostab. KO má jeden klid. stav, jehož dočasnou změnu lze vyvolat příslušným vstupním podnětem³. Astab. KO mění stav samovolně, tj. klid. stav nemá.

7 K ZAMYŠLENÍ/ZAPAMATOVÁNÍ ANEB „NĚCO DO DALŠÍHO STUDIA A ŽIVOTA.”

Nezapojený vstup logického hradla nemusí vždy představovat vstupní log.0/1. RS KO je základem 1bitové statické paměťové buňky a dalších sekvenčních obvodů⁴ – zkuste některé z nich najít. Astab. KO lze využít např. ke generování obdélníkového (hodinového) signálu s požadovanou periodou/frekvencí a střídou – zkuste přijít na to, jak tyto požadované parametry zajistit⁵. Monostab. KO lze využít např. pro generování log. impulsu požadované šířky – zkuste vypočítat hodnoty R, C pro její zajištění.

¹napětí mimo tento rozsah může vést k nestabilitě chování hradla a jeho nesprávné logické funkci

²každý ze jeho stavů lze nastavit a uchovat až do explicitního požadavku na jeho změnu, což je chování odpovídající požadavkům kladeným na paměťovou buňku

³např. stiskem tlačítka; po uplynutí předem daného času obvod samovolně změní svůj stav na klidový

⁴např. KO typu D, registrů či paměti cache

⁵např. pomocí vhodné volby hodnot R, C