

IIC2343 - Arquitectura de Computadores

Ayudantía 1

Profesores: Hans-Albert Löbel Díaz, Jurgen Dieter Heysen Palacios Ayudante: Germán Leandro Contreras Sagredo (glcontreras@uc.cl)

Temas a tratar

Los temas a tratar dentro de esta ayudantía son:

- Representación de números enteros.
- Operaciones aritméticas y lógicas.
- Almacenamiento de datos.

Preguntas

- a. (I1 II/2014) Describa el valor decimal del número 0x94A6, si este se interpreta como binario con signo.
 - b. (II II/2011) Dados A=45 y B=57, ¿cuál es el resultado, en binario, de la operación A-B?
 - c. Suponga que se tiene un total de 6 bits, usados para representar números positivos y negativos. Dados A=27 y B=8, ¿cuál es el resultado, en binario, de la operación A+B? ¿Por qué da este resultado?
 - d. (II II/2014) Si hay algún problema eléctrico, como un alza de voltaje, es muy fácil corromper datos almacenados en binario. Por ejemplo, el número 10 (1010b) puede transformarse en 14 (1110b), con tan solo modificar un bit. Describa una codificación binaria para los números 0 y 1, de manera que esta permita detectar y corregir errores de a lo sumo 1 bit, i.e., un bit de la codificación se ve alterado.
 - e. (I1 I/2017) ¿Cuál es la cantidad máxima de pixeles que puede tener una imagen en blanco y negro de 1KB no comprimida? Asuma que cada pixel solo almacena su valor de color y que el archivo de la imagen solo almacena pixeles, por lo que no es necesario considerar el encabezado.

2. a. Implemente, utilizando solo las compuertas lógicas AND, OR y NOT, el conectivo binario condicional (\rightarrow) , que está definido por la siguiente tabla de verdad:

A	В	$A \rightarrow B$
0	0	1
0	1	1
1	0	0
1	1	1

- b. (Apuntes Operaciones aritméticas y lógicas) Implemente un circuito 2 bit Multiplier, que realice la multiplicación entre dos valores de 2 bits.
- c. (I1 I/2017) Construya un circuito que permita detectar la ocurrencia de *oveflow* al sumar o restar dos números enteros de 8 bits en una ALU.
- d. (I1 I/2012) Diseñe un De-Multiplexor con bus de datos de 1 bit y bus de control de 2 bits.
- e. (I1 I/2017) ¿Qué número entero es generado al realizar cuatro operaciones *shift right* seguidas de cinco operaciones *rotate left* a un registro de 8 bits que inicialmente almacena el número entero 79?
- 3. a. (II II/2016) Modifique un latch tipo RS agregando una señal de control C, tal que los cambios en el estado del latch solo se realicen cuando C = 1.
 - b. (I1 I/2017) En la siguiente figura, si la frecuencia del *clock* que entra al *flip-flop* FF0 es F Hz, ¿cuál es la frecuencia del *clock* del *flip-flop* FFN?




Figura 1: Secuencia de *flip-flops*, donde el *clock* de uno es la señal de estado del que lo antecede, salvo para el primero.

- c. (I1 I/2013) Diseñe usando compuertas lógicas y flip-flops D, un flip-flop T. El comportamiento de este flip-flop consiste en invertir el valor de su salida Q si su señal de entrada T está en 1 y la señal de control C pasa de 0 a 1 (flanco de subida). En cualquier otro caso, la salida Q se mantiene igual.
- d. (I1 II/2012) Implemente mediante compuertas lógicas, elementos de control y *latches*, un *flip-flop* tipo D que funcione con flanco de bajada.

e. (II - I/2012) Implemente mediante compuertas lógicas y flip-flops tipo D, el registro de la figura, con señales de control (C), carga (Load) y reset (Reset), que funciona con flanco de subida.




Figura 2: Registro de 4 bits que funciona con una señal de control, carga y reset.

- f. (I1 II/2012) ¿Cuántas direcciones tiene una memoria RAM de $4.5~\mathrm{KB}$ que utiliza palabras de $3~\mathrm{bytes}$? (1KB = 1024 bytes).
- g. Suponga que se tiene una matriz almacenada en la dirección de memoria 0x0A. Esta posee un total de 4 filas y 5 columnas. Si se sabe que en una dirección de memoria se puede almacenar 1 byte, y la matriz almacena en cada celda un dato de 2 bytes, ¿cuál es la dirección del dato que se encuentra en la tercera columna de la segunda fila de la matriz? Asuma que se utiliza la convención de filas.