


**Ejercicio 1.** En un multiprocesador SMP con 4 procesadores o nodos (N0-N3) basado en un bus, que implementa el protocolo MESI para mantener la coherencia, supongamos una dirección de memoria incluida en un bloque que no se encuentra en ninguna cache. Indique los estados de este bloque en las caches y las acciones que se producen en el sistema ante la siguiente secuencia de eventos para dicha dirección:

1. Lectura generada por el procesador 1
2. Lectura generada por el procesador 2
3. Escritura generada por el procesador 1
4. Escritura generada por el procesador 2
5. Escritura generada por el procesador 3

# Diagrama MESI de transiciones de estados




### Datos del ejercicio

Se accede a una dirección de memoria cuyo bloque no se encuentra en ninguna cache, luego debe estar actualizado en memoria principal.

Hay 4 nodos con cache y procesador (N0-N3). Intervienen N1, N2 y N3.

ESTADO INICIAL	EVENTO	ACCIÓN	ESTADO SIGUIENTE
<b>N1) Inválido</b> <b>N2) Inválido</b> <b>N3) Inválido</b>	P1 lee k	<ul style="list-style-type: none"><li>- N1 genera petición de lectura del bloque k (<u>PtLec(k)</u>)</li><li>- N1 recoge la respuesta con el bloque (<u>RpBloque(k)</u>) depositada en el bus por la memoria principal, el bloque entra en la cache de N1 en estado exclusivo ya que no hay copia en otra cache del bloque (la salida de la OR cableada será 0).</li></ul>	<b>N1) Exclusivo</b> <b>N2) Inválido</b> <b>N3) Inválido</b>
<b>N1) Exclusivo</b> <b>N2) Inválido</b> <b>N3) Inválido</b>	P2 lee k	<ul style="list-style-type: none"><li>- N2 genera <u>PtLec(k)</u></li><li>- N1 observa <u>PtLec(k)</u> y, como tiene el bloque en estado exclusivo, lo pasa a compartido (la copia que tiene ya no es la única en caches)</li><li>- N2 recoge <u>RpBloque(k)</u> que ha depositado la memoria, el bloque entra en estado compartido en la cache de N2.</li></ul>	<b>N1) Compartido</b> <b>N2) Compartido</b> <b>N3) Inválido</b>
<b>N1) Compartido</b> <b>N2) Compartido</b> <b>N3) Inválido</b>	P1 escribe en k	<ul style="list-style-type: none"><li>- N1 genera petición de lectura con acceso exclusivo del bloque k (<u>PtLecEx(k)</u>) (suponemos que no hay petición de acceso exclusivo sin lectura)</li><li>- N2 observa <u>PtLecEx(k)</u> y, como tiene el bloque en estado compartido, lo invalida.</li><li>- N1 no recoge <u>RpBloque(k)</u> depositada por la memoria (la petición también es de lectura) ya que tiene el bloque válido. El bloque pasa a estado modificado en la cache de N1.</li></ul>	<b>N1) Modificado</b> <b>N2) Inválido</b> <b>N3) Inválido</b>

<b>N1) Modificado</b> <b>N2) Inválido</b> <b>N3) Inválido</b>	P2 escribe en k	<ul style="list-style-type: none"> <li>- N2 genera petición de lectura con acceso exclusivo de k (<u>PtLecEx(k)</u>)</li> <li>- N1 observa <u>PtLecEx(k)</u> y, como tiene el bloque en estado modificado, genera respuesta con el bloque <u>RpBloque</u> (k) inhibiendo la respuesta de memoria, y además, como el paquete pide exclusividad, invalida su copia del bloque.</li> <li>- N2 recoge <u>RpBloque(k)</u>. El bloque entra en estado modificado en la cache de N2</li> </ul>	<b>N1) Inválido</b> <b>N2) Modificado</b> <b>N3) Inválido</b>
<b>N1) Inválido</b> <b>N2) Modificado</b> <b>N3) Inválido</b>	P3 escribe en k	<ul style="list-style-type: none"> <li>- N3 genera petición de lectura con acceso exclusivo de k <u>PtLecEx(k)</u></li> <li>- N2 observa <u>PtLecEx(k)</u> y, como tiene el bloque en estado modificado, genera respuesta con el bloque <u>RpBloque</u> (k), y además, como el paquete pide exclusividad, invalida su copia del bloque.</li> <li>- N3 recoge <u>RpBloque(k)</u>. El bloque entra en estado modificado en la cache de N3</li> </ul>	<b>N1) Inválido</b> <b>N2) Inválido</b> <b>N3) Modificado</b>



**Ejercicio 2.** Para un multiprocesador de memoria distribuida con 8 nodos se quiere implementar un protocolo para mantenimiento de coherencia basado en directorios. Suponiendo que se necesitan un bit de estado para un bloque en el directorio de memoria principal y que el tamaño de una línea de cache es de 64 bytes, calcular el porcentaje del tamaño de memoria principal que supone el tamaño del directorio de vector de bits completo.

### Solución

Datos del ejercicio:

- Tamaño Línea de Cache (bloque de memoria): 64 bytes =  $TLC = 2^6$
- 1 bit de estado por bloque en el directorio

Directorio de vector de bits completo

Tamaño por nodo = N° de bloques memoria nodo × Espacio por bloque

TMN: Tamaño Memoria principal por Nodo

Teniendo en cuenta que hay 8 nodos y un bit de estado, se necesitan 9 bits por entrada del directorio.

$$\text{Tamaño directorio por nodo} = \frac{TMN}{TLC} \times (8b + 1b)$$

$$\% \text{ de TMN} = \frac{\frac{TMN}{TLC} \times 9b}{TMN} \times 100 = \frac{9b}{TLC} \times 100 = \frac{9b}{64 \times 8b} \times 100 \approx 1,76\%$$

**Ejercicio 3.** Suponga que en un CC-NUMA de red estática de 4 nodos (N0-N3) se implementa un protocolo MSI basado en directorios sin difusión con dos estados en el directorio (válido e inválido). Cada nodo tiene 8 GBytes de memoria y una línea de cache supone 64 Bytes. Considere que el directorio utiliza vector de bits completo. **(a)** Calcule el tamaño del directorio en bytes. **(b)** Indique cual sería el contenido del directorio, las transiciones de estados (en cache y en el directorio) y la secuencia de paquetes generados por el protocolo de coherencia en los siguientes accesos sobre una dirección D que se encuentra en la memoria del nodo 3 (inicialmente D no está en ninguna cache):

1. Lectura generada por el procesador del nodo 1
2. Escritura generada por el procesador del nodo 1
3. Lectura generada por el procesador del nodo 2
4. Lectura generada por el procesador del nodo 3
5. Escritura generada por el procesador del nodo 0

### Solución

#### Datos del ejercicio

- Tamaño Memoria principal por Nodo: 8GB = TMN
- Tamaño Línea de Cache (bloque de memoria): 64 B = TLC
- 1 bits de estado por bloque en el directorio ya que hay que codificar dos estados (válido, inválido).
- Se accede a una dirección de la memoria del nodo 5 cuyo bloque no se encuentra en ninguna cache, luego debe estar actualizado en memoria principal.

**(a)**

$$\text{Tamaño por nodo} = \frac{TMN}{TLC} \times (1b + 4b) = \frac{2^{33} B}{2^6 B} \times (5)b = (2^{27} \times 5b)$$

$$2^{27} \times 5 \text{ bits} / (2^3 \text{ bits/Byte}) = 2^{24} \times 5 \text{ Bytes} = 5 \times 2^4 \text{ MBytes} = 80 \text{ Mbytes}$$



Intervienen los nodos N0, N1, N2 y N3. V es Válido e I inválido. BD denota el bloque de la dirección D.

ESTADO INICIAL	EVENTO	ACCIÓN	ESTADO SIGUIENTE
<b>N0) Inválido</b> <b>N1) Inválido</b> <b>N2) Inválido</b> <b>N3) Inválido</b> <b>D) Local</b> <div> <div>V</div> <div></div> <div></div> <div></div> <div></div> </div>	P1 lee D	1. N1 envía petición de lectura del bloque BD ( <u>PtLec</u> (BD)) a N3 2. N3 recibe <u>PtLec</u> (BD). Como tiene el bloque BD en estado Válido, (1) envía paquete de respuesta con el bloque a N1 ( <u>RpBloque</u> (BD)) y (2) pone el bit de N1 en el directorio a 1. 3. N1 recibe <u>RpBloque</u> (BD) y pone el bloque en cache en estado Compartido	<b>N0) Inválido</b> <b>N1) Compartido</b> <b>N2) Inválido</b> <b>N3) Inválido</b> <b>D) Válido</b> <div> <div>V</div> <div></div> <div>1</div> <div></div> <div></div> </div>
<b>N0) Inválido</b> <b>N1) Compartido</b> <b>N2) Inválido</b> <b>N3) Inválido</b> <b>D) Válido</b> <div> <div>V</div> <div></div> <div>1</div> <div></div> <div></div> </div>	P1 escribe en D	1. N1 envía petición de acceso exclusivo para BD ( <u>PtEx</u> (BD)) a N3. 2. N3, cuando recibe <u>PtEx</u> (BD), (1) pasa BD a estado Inválido y (2) envía paquete de respuesta a N1 confirmando invalidación ( <u>RpInv</u> (BD)). 3. N1, recibida la respuesta, modifica el bloque y lo pasa a estado Modificado.	<b>N0) Inválido</b> <b>N1) Modificado</b> <b>N2) Inválido</b> <b>N3) Inválido</b> <b>D) Inválido</b> <div> <div>I</div> <div></div> <div>1</div> <div></div> <div></div> </div>



<b>N0) Inválido</b> <b>N1) Modificado</b> <b>N2) Inválido</b> <b>N3) Inválido</b> <b>D) Inválido</b> <table><tr><td>I</td><td></td><td>1</td><td></td><td></td></tr></table>	I		1			P2 lee D	<p>1.N2 envía <u>PtLec(BD)</u> a N3 porque no tiene BD.</p> <p>2.N3, como tiene BD en estado Inválido: (1) reenvía (<u>RvPetLec(BD)</u>) la petición al nodo N1 (que según el directorio tiene copia válida del bloque), y (2) pone en la entrada del bloque en el directorio estado pendiente de Válido y activa el bit de N2.</p> <p>3.N1 recibe <u>RvPetLec(BD)</u> y: (1) envía a N3 un paquete de respuesta con el bloque (<u>RpBloque(BD)</u>), y (2) pasa BD en su cache a Compartido.</p> <p>4.N3 recibe la respuesta de N1 (<u>RpBloque(BD)</u>) y: (1) responde con el bloque a N2 (<u>RpBloque(BD)</u>) y (2) activa el bit de N2 y pone el estado del bloque en el directorio a Válido</p> <p>5.N2, cuando recibe <u>RpBloque(BD)</u>, introduce el bloque en su cache en estado Compartido</p>	<b>N0) Inválido</b> <b>N1) Compartido</b> <b>N2) Compartido</b> <b>N3) Inválido</b> <b>D) Válido</b> <table><tr><td>V</td><td></td><td>1</td><td>1</td><td></td></tr></table>	V		1	1	
I		1											
V		1	1										
<b>N0) Inválido</b> <b>N1) Compartido</b> <b>N2) Compartido</b> <b>N3) Inválido</b> <b>D) Válido</b> <table><tr><td>V</td><td></td><td>1</td><td>1</td><td></td></tr></table>	V		1	1		P3 lee D	N3 lee BD de su propia memoria, lo mete en su cache en estado Compartido y activa el bit de copia de N3 en el directorio	<b>N0) Inválido</b> <b>N1) Compartido</b> <b>N2) Compartido</b> <b>N3) Compartido</b> <b>D) Válido</b> <table><tr><td>V</td><td></td><td>1</td><td>1</td><td>1</td></tr></table>	V		1	1	1
V		1	1										
V		1	1	1									

**N0) Inválido**

**N1) Compartido**

**N2) Compartido**

**N3) Compartido**

**D) Válido**

V		1	1	1
---	--	---	---	---

P0  
escribe  
en D

1.N0 envía a N3 petición de lectura de BD con acceso exclusivo PtLecEx(BD)

2.N3 recibe PtLecEx(BD) y, como tiene el bloque en estado Válido: (1) envía los paquetes RvInv(BD) a los nodos que, según el directorio, tienen copia del bloque, (2) pone en el directorio el estado de BD en pendiente de Inválido.

3.N1, N2 y N3, cuando reciben RvInv(BD): (1) invalidan su copia de BD y (2) responden a N3 confirmando la invalidación RpInv(BD).

4.N3, cuando recibe todas las RpInv(BD): (1) envía respuesta con el bloque a N0 (espera a todas las invalidaciones para garantizar un orden en los accesos a BD y así garantizar coherencia) y (2) activa el bit de copia de N0 en el directorio y pone el estado de BD en el directorio a Inválido

5.N0 escribe BD en cuanto recibe RpBloque de N3 y lo pone en estado Modificado

**N0) Modificado**

**N1) Inválido**

**N2) Inválido**

**N3) Inválido**

**D) Inválido**

I	1			
---	---	--	--	--

# Aviso

*“Con motivo de la suspensión temporal de la actividad docente presencial en la UGR, se informa de las condiciones de uso de la aplicación de videoconferencia que a continuación se va a utilizar:*

- 1. La sesión va a ser grabada con el objeto de facilitar al estudiantado, con posterioridad, el contenido de la sesión docente.*
- 2. Se recomienda a los asistentes que desactiven e inhabiliten la cámara de su dispositivo si no desean ser visualizados por el resto de participantes.*
- 3. Queda prohibida la captación y/o grabación de la sesión, así como su reproducción o difusión, en todo o en parte, sea cual sea el medio o dispositivo utilizado. Cualquier actuación indebida comportará una vulneración de la normativa vigente, pudiendo derivarse las pertinentes responsabilidades legales.”*

**Ejercicio 4.** Supongamos que se va a ejecutar en paralelo el siguiente código (inicialmente x e y son 0):

<b><u>P1</u></b> x=1; x=2; <u>print y ;</u>	<b><u>P2</u></b> y=1; y=2; <u>print x ;</u>
--	--

Qué resultados se pueden imprimir si (considere que el compilador no altera el código):

- (a) Se ejecutan P1 y P2 en un multiprocesador con consistencia secuencial.
- (b) Se ejecutan en un multiprocesador basado en un bus que garantiza todos los órdenes excepto el orden  $W \rightarrow R$ . Esto es debido a que los procesadores tienen buffer de escritura, permitiendo el procesador que las lecturas en el código que ejecuta adelanten a las escrituras que tiene su buffer. Obsérvese que hay varios posibles resultados.

## Solución

El compilador no altera ningún orden garantizado ya que se supone, según el enunciado, que no altera el código.

**(a)** Si P1 es el primero que imprime puede imprimir 0, 1 o 2, pero P2 podrá imprimir sólo 2. Esto es así porque se mantiene orden secuencial y, por tanto, si P1 ha leído "y", ha asignado ya a "x" un 2. Si P2 es el primero que imprime podrá imprimir 0, 1 o 2, pero entonces P1 sólo puede imprimir 2. Combinaciones:

P1	P2
0	2
1	2
2	2
2	0
2	1

**(b)** Si no se mantiene el orden  $W \rightarrow R$  además de los resultados anteriores, los dos procesos pueden imprimir:

P1	P2
1	1
0	1
0	2
1	0
2	0
0	0

ya que no se asegura que cuando un proceso ejecuta la lectura de la variable que imprime print haya ejecutado las instrucciones anteriores que escriben en x (P1) o en y (P2). P1 puede imprimir 1 o 2 o 0, y P2 1 o 2 o 0. Todas las combinaciones son posibles.

**Ejercicio 5.** Supongamos que se va a ejecutar en paralelo el siguiente código (inicialmente x e y son 0):

<b>P1</b> x=30; y=40; <u>flag=1;</u>	<b>P2</b> while (flag==0) {}; r1=x; r2=y;
---	--

Qué datos puede obtener P2 en r1 y r2 si (considere que el compilador no altera el código):

- (a) Se ejecutan P1 y P2 en un multiprocesador con consistencia secuencial.
- (b) Se ejecutan en un multiprocesador con consistencia de liberación. Razone su respuesta.

El compilador no altera ningún orden garantizado ya que se supone, según el enunciado, que no altera el código.

- (a) Si se implementa consistencia secuencial en r1 se almacena 30 y en r2 40.

(b) Si se implementa consistencia de liberación se pueden dar los siguientes resultados

r1	r2
0	0
0	40
30	0
30	40

RAZONAMIENTO:

1) Al no garantizarse el orden entre accesos de escritura (W->W), P1 podría escribir en flag un 1 antes de escribir 30 en x o 40 en y (obsérvese que la escritura y=40 podría también adelantar a x=30). Por lo que P2 podría leer en flag un 1 y, por tanto, salir del bucle, antes de que en x o en y pudiera ver los valores que escribe P1 en estas variables (vería entonces 0).

2) Al no garantizarse el orden entre accesos de lectura (R->R), si se permite ejecutar lecturas cuya ejecución depende de una condición de salto antes de verificar que se cumple la condición (ejecución especulativa), en P2 se podría, en la última iteración del bucle, adelantar la lectura de x o la lectura de y o ambas a la de flag. En este caso P2 podría entonces leer de forma especulativa los valores de x e y que tienen en su cache antes de que P1 los modifique y modifique flag. En estas circunstancias podría obtenerse en r1 o en r2 o en ambos un 0.

**Ejercicio 6.** Se quiere implementar un cerrojo simple en un multiprocesador SMP basado en procesadores de la línea x86 de Intel, en particular, procesadores Intel Core.

- (a) Teniendo en cuenta el modelo de consistencia de memoria que ofrece el hardware de este multiprocesador ¿podríamos implementar la función de liberación del cerrojo simple usando “mov k, 0”, siendo k la variable cerrojo? Razone su respuesta.
- (b) ¿Cómo se debería implementar la función de liberación de un cerrojo simple si se usan procesadores Itanium? Razone su respuesta.



```

for (i=iproc ; i<n ; i=i+nproc) ①
    sump = sump + a[i];
lock(k);
    sum = sum + sump; /* SC ②
unlock(k);
... ③

```

ADD R1,R1,R2 ; R1=R1+R2  
 ST (R3),R1 ; sum ← R1 W(sum)  
 ST (R5),#0 ; k ← 0 W(k)

X86: solo relaja  $W \rightarrow R$ , pero no relaja  $W \rightarrow W$

Por lo tanto, no hay problema

```

for (i=iproc ; i<n ; i=i+nproc) ①
    sump = sump + a[i];
lock(k);
    sum = sum + sump; /* SC ②
unlock(k);
... ③

```

No se garantiza el funcionamiento correcto de la sección crítica

```

ADD R1,R1,R2 ; R1=R1+R2
ST (R3),R1    ; sum ← R1
ST (R5),#0    ; k ← 0

```

```

ST (R5),#0    ; k ← 0
ADD R1,R1,R2 ; R1=R1+R2
ST (R3),R1    ; sum ← R1

```

La primitiva de sincronización unlock() debe implementarse de otra forma: asegurando que los accesos a memoria previos se han completado (instrucción ST.REL)

**Los Itanium relajan todos los órdenes**

Ejercicio 7. Se ha ejecutado el siguiente código en un multiprocesador con un modelo de consistencia que no garantiza ni  $W \rightarrow R$  ni  $W \rightarrow W$  (garantiza el resto de órdenes):

```
sump = 0;
for (i=ithread ; i<8 ; i=i+nthread) {
    sump = sump + a[i];
}
while (Fetch_&_Or(k,1)==1) {};
sum = sum + sump;
k=0;
```

- (a) Indique qué se puede obtener en sum si se suma la lista  $a=\{1,2,3,4,5,6,7,8\}$ . k y sum son variables compartidas que están inicialmente a 0 (el resto de variables son privadas), nthread = 3 y ithread es el identificador del thread en el grupo (0,1,2). Si hay varios posibles resultados, se tienen que dar todos ellos. Justifique su respuesta.
- (b) ¿Qué resultados se pueden obtener si lo único que no garantiza el modelo de consistencia es el orden  $W \rightarrow R$ ? Justifique su respuesta.

0 (1)      1 (2)      2 (3)

3 (4)      4 (5)      5 (6)

6 (7)      7 (8)

12          15          9

Thread 0          1          2

```
sump = 0;
for (i=ithread ; i<8 ; i=i+nthread) {
    sump = sump + a[i];
}
```

```
while (Fetch_&_Or(k,1)==1) {};
```

```
sum = sum + sump;
```

```
k=0;
```



No hay problemas con  
Fetch\_&\_Or(k,1) porque es una  
operación atómica que contiene R  
(también tiene W) y ni las R ni las  
W pueden adelantar a R anteriores  
en el orden del programa.

Se podría liberar el cerrojo antes de  
que se hubiera completado la  
escritura de la suma parcial

Se podrían observar distintas  
combinaciones de sumas parciales

	resultado	comentario
(R0W0)(R1W1)(R2W2)	<b>12+15+9=36</b>	Si no hay problemas debido a que la escritura de liberación adelante a los accesos a <code>sum</code> anteriores
RxRxRxWxWxW0	<b>12</b>	Si los tres flujos de control llegan a leer el valor 0 inicial de <code>sum</code> y el último que escribe en <code>sum</code> tras actualizar su valor es el thread 0
RxRxRxWxWxW1	<b>15</b>	Si los tres flujos de control llegan a leer el valor 0 inicial de <code>sum</code> y el último que escribe en <code>sum</code> es el thread 1
RxRxRxWxWxW2	<b>9</b>	Si los tres flujos de control llegan a leer el valor 0 inicial de <code>sum</code> y el último que escribe en <code>sum</code> es el thread 2
R0W0RxRxW2W1	<b>12+15=27</b> o <b>12+9=21</b>	Si el flujo de control 0 ha logrado acumular primero sin problemas y el 1 y el 2 leen el valor que tiene <code>sum</code> tras la acumulación de 0. Si esto ocurre entonces 1 y 2 acceden al mismo valor, 12, le acumulan cada uno lo que han calculado y escriben el resultado de la acumulación en <code>sum</code> . El resultado será 27 si el último que escribe es 1 y 21 si el último que escribe es 2.
R0W0RxRxW1W2		
R1W1RxRxW2W0	<b>15+12=27</b> o <b>15+9=24</b>	Si el flujo de control 1 ha logrado acumular primero sin problemas y el 0 y el 2 acceden al valor que tiene <code>sum</code> justo tras la acumulación de 1. Si esto ocurre entonces 0 y 2 acceden al mismo valor, 15, le acumulan cada uno lo que han calculado y escriben el resultado de la acumulación en <code>sum</code> . El resultado será 27 si el último que escribe es 0 y 24 si el último que escribe es 2.
R1W1RxRxW0W2		
R2W2RxRxW1W0	<b>9+12=21</b> o <b>9+15=24</b>	Si el flujo de control 2 ha logrado acumular primero sin problemas y el 0 y el 1 acceden al valor que tiene <code>sum</code> justo tras la acumulación de 2. Si esto ocurre entonces 0 y 2 acceden al mismo valor, 9, le acumulan cada uno lo que han calculado y escriben el resultado de la acumulación en <code>sum</code> . El resultado será 21 si el último que escribe es 0 y 24 si el último que escribe es 1.
R2W2RxRxW0W1		

(b) Si se garantiza el orden  $W \rightarrow W$  no hay problema: **k = 0** se hace después de **sum=sum+sump**

## Ejercicio 11

```
Barrera(id, num_procesos)
{
    band_local= !(band_local)
    while (fetch_&_or(k,1)==1) {};
        cont_local = ++bar[id].cont;
    k=0;
    if (cont_local == num_procesos) {
        bar[id].cont=0;
        bar[id].band=band_local;
    }
    else while (bar[id].band != band_local) {};
}
```

**(R,W) atómica**  
**R seguida de W**  
**W**

- (a) No se garantiza W->R: Las escrituras (W) no pueden adelantar a escrituras previas. No habría problema
- (b) Da problemas en la escritura en k=0 (se ha visto antes). Tener en cuenta que una escritura puede adelantar a lecturas o escrituras previas pero las lecturas no adelantan a escrituras previas que van al mismo dato (dependencia RAW)

## CASO a)

----- lock (acceso atómico: se adelantan las dos o ninguna)

R(k)      fetch\_&\_or (k,1)

W(k)

-----

R(bar[id].cont )

W(bar[id].cont )

W(k) ---- unlock

W(bar[id].cont)

W(bar[id].band)

**NO EXISTE W->R:**


**Se mantiene el orden  
secuencial de los accesos**

## CASO b)

----- lock (acceso atómico: se adelantan las dos o ninguna)

R(k)      fetch\_&\_or (k,1)

W(k)



**EXISTEN W->W y R->W:**

**La apertura de la barrera  
puede hacerse antes de  
que concluya la sección  
crítica**



## Ejercicio 12

Sección Crítica

```
(1) for (i=ithread;i<N;i=i+nthread) {  
(2)     medl=medl+x[i];  
(3)     varil=varil+x[i]*x[i];  
(4) }  
(5) med = med + medl/N; vari = vari + varil/N;  
(6) vari= vari - med*med;  
(7) if (ithread==0) printf("varianza = %f", vari); //imprime en pantalla
```

Barrera

```

(1) for (i=ithread;i<N;i=i+nthread) {
(2)     medl=medl+x[i];
(3)     varil=varil+x[i]*x[i];
(4) }
    while (test_&_set(k1)) {};    //lock(k1)
(5) med = med + medl/N; vari = vari + varil/N;
    k1=0;                          //unlock(k1)

    bandera_local= !(bandera_local)    //se complementa la bandera local
    while (test_&_set(k2)) {};    //lock(k2)
    cont_local = bar[id].cont+1;    //cont_local es local
    k2=0;                          //unlock(k2)
    if (cont_local ==num_procesos-1) {
        bar[id].cont=0;                //se hace 0 el contador
        asociado a la barrera
        bar[id].bandera= bandera_local;    // libera procesos en espera
    }
    else while (bar[id].bandera!= bandera_local) {};
(6)
(7) vari= vari - med*med;
    if (ithread==0) printf("varianza = %f", vari); //imprime en pantalla

```

```

(1) for (i=ithread;i<N;i=i+nthread) {
(2)     medl=medl+x[i];
(3)     varil=varil+x[i]*x[i];
(4) }
(5) fetch_&_add(med,medl/N); fetch_&_add(vari,varl/N);

    bandera_local= !(bandera_local)    //se complementa la bandera local
    while (test_&_set(k2)) {};          //lock(k2)
    cont_local = fetch_&_add(bar[id].cont,1);    //cont_local es local
    if (cont_local==num_procesos-1) {
        bar[id].cont=0;                    //se hace 0 el contador
        asociado a la barrera
        bar[id].bandera= bandera_local;    // libera procesos en espera
    }
    else while (bar[id].bandera!= bandera_local) {};
(6)
(7) vari= vari - med*med;
    if (ithread==0) printf("varianza = %f", vari); //imprime en pantalla

```

```

(1) for (i=ithread;i<N;i=i+nthread) {
(2)     medl=medl+x[i];
(3)     varil=varil+x[i]*x[i];
(4) }
(5) do
    a = med;
    b = a + medl/N;
    compare&swap(a,b,med);
while (a!=b);
do
    a = vari;
    b = a + varil/N;
    compare&swap(a,b,vari);
while (a!=b);

bandera_local= !(bandera_local)    //se complementa la bandera local
while (test_&_set(k2)) {};        //lock(k2)
do
    cont_local = bar[id].cont;
    b = cont_local + 1;
    compare&swap(cont_local,b,bar[id].cont);
while (cont_local!=b);
cont_local = fetch_&_add(bar[id].cont,1);    //cont_local es local
if (cont_local==num_procesos-1) {
    bar[id].cont=0;                        //se hace 0 el contador
    asociado a la barrera
    bar[id].bandera= bandera_local;    // libera procesos en espera
}
else while (bar[id].bandera!= bandera_local) {};

(6)
(7) vari= vari - med*med;
    if (ithread==0) printf("varianza = %f", vari); //imprime en pantalla

```

