
Ingeniería de los Computadores

Sesión 3. Superescalares: estructuras

Renombrado

Renombrado de registros (motivación)



Renombrado

Técnica para evitar el efecto de las dependencias WAR, o Antidependencias (en la emisión desordenada) y WAW, o Dependencias de Salida (en la ejecución desordenada).

R4 := R3 + 1

R3 := R5 + 1

R7 := R3 * R4



Cada escritura se asigna a un registro físico distinto R3b := R3a - R5a

R4a := R3b + 1

R3c := R5a + 1

R7a := **R3c** * **R4a** | R.M. Tomasulo (67)

Sólo RAW

Implementación Estática: Durante la Compilación

Implementación Dinámica: Durante la Ejecución (circuitería adicional y registros extra)

Características de los Buffers de Renombrado


- Tipos de Buffers (separados o mezclados con los registros de la arquitectura)
- Número de Buffers de Renombrado
- Mecanismos para acceder a los Buffers (asociativos o Indexados)

Velocidad del Renombrado

Máximo número de nombres asignados por ciclo que admite el procesador

Renombrado

- Renombrado de registros
 - Estaciones de reserva + buffer de renombrado



Renombrado

• Tipos de buffers de renombrado


Buffer de Renombrado con Acceso Asociativo

Búffer de Renombrado

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
\rightarrow	1	5	50	1	1
\rightarrow	1	12	1200	1	1
Búsq. 🛶	1	2	20	1	1
de r2	1	1	3	1	1
ue 12	1)		-	ā	:
Ļ		2		90	50 X

- Permite varias escrituras pendientes a un mismo registro
- Se utiliza el bit último para marcar cual ha sido la más reciente

Buffer de Renombrado con Acceso Indexado



- Sólo permite una escritura pendiente a un mismo registro
- Se mantiene la escritura más reciente

Ejemplo de Renombrado (I)

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
0	1	4	40	1	1
1	1	0	0	1	1
2	1	1	10	1	0
0 1 2 3 4	1	1	15	1	1
4	0				
5	0	39 S		9 F	
5 6 7 8 9	0	3 8		85 P	
7	0				
8	0				
9	0				
10	0	9 8		9 5	
11	0	8			
12	0				
13	0				
14	0				

Situación Inicial:

- Existen dos renombrados de r1 en las entradas 2 y 3 del buffer
- La última está en la entrada 3

Ejemplo de Renombrado (II)

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
0 1 2 3 4 5	1	4	40	1.	1
1	1	0	0	1	1
2	1	1	10	1	0
3	1	1	15	1	1
4	1	2		0	1
5	0				
6	0				
7	0				
	0				
9	0				
0	0				D S
1	0				
2	0				
3	0				
4	0		9 9		i a

mul r2, r0, r1 add r3, r1, r2 sub r2, r0, r1

Ciclo i:

- Se emite la multiplicación
- Se accede a los operandos de la multiplicación, que tienen valores válidos en el buffer de renombrado
- Se renombra r2 (el destino de mul)

Ejemplo de Renombrado (III)

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
0	1	4	40	1	1
0 1 2 3 4 5	1	0	0	1	1
2	1	1	10	1	0
3	1	1	15	1	1
4	1	2		0	1
5	1	3		0	1
6	0	90 90 25 72		(4 8)	
7	0				
8	0				
9	0	9 (8 8			
10	0				
11	0	2) /s		4 8	
12	0				
13	0				
14	0); (2 4)		7 3	
3432	: 15, "vá	lido"	r2: "n	o válid	0"

mul r2, r0, r1 add r3, r1, r2 sub r2, r0, r1

Ciclo i + 1:

- Se emite la suma
- Se accede a sus operandos, pero r2 no estará preparado hasta que termine la multiplicación
- Se renombra r3 (destino de add)

Ejemplo de Renombrado (IV)

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
0	1	4	40	1	1
0 1 2 3 4 5 6 7 8 9	1	0	0	1	1
2	1	1	10	1	0
3	1	1	15	1	1
4	-1	2		0	0
5	1	3	18	0	1
6	1	2		0	1
7	0				
8	0	9	18	53. A	
9	0				
0	0		9 2		
1	0	3	(9)	65	
2	0				
3	0	FT 9	123	53: 1 55: 5	
4	0				
r	. 0, "vál	lido"	r1· 15	, "válid	0" 6

mul r2, r0, r1 add r3, r1, r2 sub r2, r0, r1

Ciclo i + 2:

- · Se emite la resta
- Se accede a sus operandos
- Se vuelve a renombrar r2 (destino de sub)

Ejemplo de Renombrado (V)

	Entrada Válida	Registro Destino	Valor	Valor Válido	Último
0	1	4	40	1	1
1	1	0	0	1	1
2	1	1	10	1	0
0 1 2 3 4	1	1	15	1	1
4	1	2	0	1	0
5	1	3		0	1
5 6 7	1	2		0	1
7	0				
8	0	X			
9	0				
10	0	20	5		
11	0	66 80	- 6		
12	0				
13	0	30 21			
14	0				


r1: 15, "válido" r2: 0, "válido"

Ciclo i + 5:

- Termina la multiplicación
- Se actualiza el resultado en el buffer de renombrado
- Ya se puede ejecutar la suma con el valor de r2 de la entrada 4
- Cuando termine la resta escribirá otro valor para r2 en la entrada 6
- Sólo se escribirá en el banco de registros el último valor de r2

Renombrado


Ejemplo de Renombrado y Estaciones de Reserva



Renombrado

Ejemplo de Renombrado y Estaciones de Reserva (II)





Renombrado

Ejemplo de Renombrado y Estaciones de Reserva (III)

Envío de la resta



	100	7.5
	r1	10
	r2	20
	r3	30
Banco de	r4	40
Registros	r5	50

#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2	>.		0
2	1	3			1
3	1	2	5.		1
4	0		9	ie ie	

Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino		1
		50	76 68		66 - 6 66 - 6	mult	mult 0, 10, RB(1)
51			19	- 10	og o	 mult	maic 0, 10, Kb(1)
		99	DE CO		9) (a)		


Buffer de

Renombrado

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	0220		1
add	10	1	1	0	2	1	add/	
				7-			sub	sub 0, 10, RB(3)
	j.							

Renombrado

Ejemplo de Renombrado y Estaciones de Reserva (IV)



add/

sub

Renombrado

add

10

Ejemplo de Renombrado y Estaciones de Reserva (V)

Termina la multiplicación Dest. Valor Valid Ult 0 r1 10 60 Cola de 0 20 0 Instrucciones r3 30 3 -10r4 40 Banco de Buffer de 50 Renombrado Registros Estaciones de Reserva OS2/IS2 VS2 VS1 Rdestino OC OS1/IS1 mult mult 0, 10, RB(1) OC OS1/IS1 VS1 OS2/IS2 VS2 Rdestino

1

2

0

Renombrado

Ejemplo de Renombrado y Estaciones de Reserva (VI)

Buffer de

Renombrado

Envío de la suma



#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2	0	1	0
2	1	3			1
3	1	2	-10	1	1
4	0				


Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino		
						>	mult
				1,8-1,			

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino			Î
3		90 56 56 66		95 56 95 50		1	add/	add 10, 0, PR/3)
3		60 56 50 66		90 99 90 99			sub	add 10, 0, RB(2)
		00.00		(8) 86		13		

Renombrado


Ejemplo de Renombrado y Estaciones de Reserva (VII)



Renombrado

Ejemplo de Renombrado y Estaciones de Reserva (VII)

Se actualizan los registros




Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino		
					35	→	mult

oc	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino		
92						84	add/
(X)	5 10					_	sub
201	8 17						

Renombrado

Reorden



La gestión de interrupciones y la ejecución especulativa se realizan fácilmente mediante el ROB

- El puntero de cabecera apunta a la siguiente posición libre y el puntero de cola a la siguiente instrucción a retirar.
- Las instrucciones se introducen en el ROB en orden de programa estricto y pueden estar marcadas como emitidas (issued, i), en ejecución (x), o finalizada su ejecución (f)
- Las instrucciones sólo se pueden retirar (se produce la finalización con la escritura en los registros de la arquitectura) si han finalizado, y todas las que les preceden también.
- La consistencia se mantiene porque sólo las instrucciones que se retiran del ROB se completan (escriben en los registros de la arquitectura) y se retiran en el orden estricto de programa.

Renombrado

Reorden

Ejemplo de Uso del Buffer de Reorden (I)

I1: mult r1, r2, r3

I2: st r1, 0x1ca

I3: add r1, r4, r3

I4: xor r1, r1, r3

Dependencias:

RAW: (I1,I2), (I3,I4)

WAR: (I2,I3), (I2,I4)

WAW: (I1,I3), (I1,I4), (I3,I4)

I1: Se puede empezar a ejecutar inmediatamente (se suponen disponibles r2 y r3)

12: Se envía a la unidad de almacenamiento hasta que esté disponible r1

I3: Se puede empezar a ejecutar inmediatamente (se suponen disponibles r4 y r3)

14: Se envía a la estación de reserva de la ALU para esperar a r1

Estación de Reserva (Unidad de Almacenamiento)

codop	dirección	op1	ok1
st	0x1ca	3	0

Estación de Reserva (ALU)

codop	dest	op1	ok1	op2	ok2
xor	6	5	0	[r3]	1



Renombrado

Reorden

Ejemplo de Uso del Buffer de Reorden (II)

Ciclo 7

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	ok	marca	'ready'
3	mult	7	r1	int_mult	24	0	X	12
4	st	8	3	store	100	0	i	12
5	add	9	r1	int_add	a:	0	x	9
6	xor	10	r1	int_alu	120	0	i	-

Ciclo 9 No se puede retirar add aunque haya finalizado su ejecución

#	codop	Nº Inst.	Reg.Dest.	Unidad	Resultado	ok	marca	'ready'
3	mult	7	r1	int_mult	5.55	0	×	12
4	st	8	100	store	55	0	i	12
5	add	9	r1	int_add	17	1	f	9
6	xor	10	r1	int_alu	55	0	×	10

Ciclo 10 Termina xor, pero todavía no se puede retirar

#	codop	Nº Inst.	Reg.Dest.	Unidad	Resultado	ok	marca	'ready'
3	mult	7	r1	int_mult	-	0	X	12
4	st	8		store	(+)	0	i	12
5	add	9	r1	int_add	17	1	f	9
6	xor	10	r1	int_alu	21	1	f	10

Renombrado

Reorden

Ejemplo de Uso del Buffer de Reorden (III)

Ciclo 12

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	ok	marca	'ready'
3	mult	7	r1	int_mult	33	1	f	12
4	st	8	TP	store	7	1	f	12
5	add	9	r1	int_add	17	1	f	9
6	xor	10	r1	int_alu	21	1	f	10

Ciclo 13

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	ok	marca	'ready'
5	add	9	r1	int_add	17	1	f	9
6	xor	10	r1	int_alu	21	1	f	10

- Se ha supuesto que se pueden retirar dos instrucciones por ciclo.
- Tras finalizar las instrucciones mult y st en el ciclo 12, se retirarán en el ciclo 13.
- Después, en el ciclo 14 se retirarán las instrucciones add y xor.

Ingenierí	a de los	s Computa	dores
S	esión 3	. Superesca	lares

Reorden

Problemas