


SISTEMAS EMBARCADOS


PROF. JOSENALDE OLIVEIRA

ADS-UFRN




NIOS-II: AMPLIANDO AS CAPACIDADES


- A configuração básica no soft-processor inclui:
 - Clock, JTAG_UART, memória interna (onchip mem) na DE2, limitada a +- 52,5 KB
 - São blocos chamados M4K, que possuem palavra de 4.096 bits, 512 bytes ou 0,5 KB. Como são 105 blocos, daria um total de 0,5 * 105 = 52,5 KB
 - Além destes, recomenda-se a adição do componente SYSID e INTERVAL TIMER, para identificar unicamente cada arquitetura, evitando conflitos, e um temporizador, para ser possível utilizar arquivos .h e funções de temporização, clock etc.
 - Isto restringe o código fonte a versão reduzida do C (sem float por exemplo), com pouca adição de device drivers entre outras limitações.
- Uma generalização do SoC que inclua SDRAM e periféricos (chaves, botões, displays)
 amplia a possibilidade de projetos



QSYS

- O timer é referenciado na especificação do BSP
- Aqui, os leds verdes e
 vermelhos da placa DE2 são
 exportados e podem ser
 referenciados no código
 fonte, tal como identificados
 no system.h






Atenção especial à configuração da SDRAM


CONTROLADOR DE MEMÓRIA RAM DINÂMICA

SDRAM 8-Mbyte Single Data
 Rate Synchronous Dynamic
 RAM memory chip (1M x 16
 bits x 4 bancos)




Na documentação da placa, divide em 02 pinos, mas o componente SDRAM no Quartus possui um array DQM[1..0], o qual deve ter a pinagem ajustada

CONTROLADOR DE MEMÓRIA RAM DINÂMICA: DE2



COMPONENTE .BSF GERADO COM O SOC DRAM_DQM[1..0] PIN_AD2 HEX3[6..0] OUTPUT PIN_Y5 HEX2[6..0] OUTPUT : HEX1[6..0] PIN_T6 PIN_V4 DRAM_ADDR[11..0] OUTPUT DRAM_BA[1..0] OUTPUT DRAM_CAS_N OUTPUT cas n PIN_AE2 DRAM_CKE OUTPUT PIN_AE3 PIN_AB3 DRAM_CS_N OUTPUT BIDIR DRAM_DQ[15..0] OUTPUT LCD_ON PIN_L4 dram ras n OUTPUT _____ LCD_BLON PIN_AA6 OUTPUT DRAM_RAS_N PIN_AC3 PIN_K2 DRAM_WE_N OUTPUT PIN_V6 PIN_AA2 LCD_RS OUTPUT PIN_AD3 d data[7 0] PIN_AA1 iata LCD_RW OUTPUT LCD_DATA[7..0] niosiisysten OUTPUT LCD_EN PIN_AB4 PIN_J1 PIN_J2 PIN_H1 PIN_K1 PIN_K4 PIN_K3

COMPONENTE .BSF GERADO COM O SOC – CLOCK DA SDRAM



RETORNANDO AO QUARTUS

- Adicionar ao projeto o arquivo .qip do SoC criado no QSYS
- Colocar na pasta de projeto o arquivo de2.qsf
- Compilar para atribuição automática de pinos, com os nomes tal como no QSF
- Fazer o deploy (Tools-Programmer) para a placa
- Desenvolver o software o qual será executado como uma Nios II Application

EXEMPLO DE CÓDIGO

```
#include <stdio.h>
#include <string.h>
#include "altera avalon pio regs.h"
//#include <altera avalon lcd 16207.h>
//#include <altera avalon lcd 16207 regs.h>
//#include <altera avalon lcd 16207 fd.h>
#include "system.h"
#include <unistd.h> // usleep.h
int main()
/*Nios II acessa o controlador de LCD como um dispositivo STDOUT, e pode ser acessado com métodos de arquivo, such as printf().
 O controlador LCD pode ser facilmente integrado à arquitetura no OSYS. Se escolher no BSP Reduced Drives, não usa LCD*/
double x = 10.2;
FILE *lcd d;
lcd d = fopen(LCD NAME, "w");
if (lcd d == NULL) {
      fprintf(stderr, "Erro abertura\n");
      return 0;
fprintf(lcd d, "TADS UFRN \n"); // se o tamanho da string exibida não ultrapassar 16, não gera scroll
fprintf(lcd_d, "x: %.2f", x); // segunda linha
fclose(lcd d);
while(1) { // Este laço exibe permanentemente a frase TADS UFRN nos displays de 7 segmentos
        IOWR ALTERA AVALON PIO DATA(SEVEN SEG 7 BASE, 0x07); // t
        IOWR ALTERA AVALON_PIO_DATA(SEVEN_SEG_6_BASE, 0x08); // A
        IOWR_ALTERA_AVALON_PIO_DATA(SEVEN_SEG_5_BASE, 0x21); // d
        IOWR ALTERA AVALON PIO DATA(SEVEN SEG 4 BASE, 0x12); // S
        IOWR_ALTERA_AVALON_PIO_DATA(SEVEN_SEG_3_BASE, 0x41); // U
        IOWR_ALTERA_AVALON_PIO_DATA(SEVEN_SEG_2_BASE, 0x0E); // F
        IOWR ALTERA AVALON PIO DATA(SEVEN SEG 1 BASE, 0x2F); // r
        IOWR_ALTERA_AVALON_PIO_DATA(SEVEN_SEG_0_BASE, 0x2B); // n
  return 0:
```


Ententendo o display
HEX -> BIN

0x07 = 0 0 0 0 0 1 1 1

=x 6 5 4 3 2 1 0

Liga: 0, desliga 1

Logo:



EXERCÍCIO DE FIXAÇÃO

- 1) Com base na arquitetura de SoC desenvolvida, desenvolver um letreiro digital com o texto desejado, limitado a 8 caracteres e que seja factível de exibição num display de 7 segmentos
- 1.1) deve haver uma chave TOGGLE (SWITCH) que permita escolher o sentido do letreiro E->D ou D->E
- 1.2) as letras devem ir trocando de displays, com uma frequência (usleep) desejada
- 1.3) no LCD pode ser exibido o sentido da direção escolhida com as palavras LEFT e RIGHT

ESTE PROJETO DEVE SER DESENVOLVIDO EM C, FAZENDO O LETREIRO FUNCIONAR. DEIXAM-SE AS CONSTANTES ASSOCIADAS A CADA LETRA PRONTAS NO CÓDIGO, E NO LABORATÓRIO IREMOS PASSAR PARA A PLACA E FAZER AJUSTES