

Presentaciones 1

Aplicaciones Lógica Combinacional

Josué Meneses Díaz

Objetivos

15 de mayo de 2026

- Estudiar los principales circuitos combinacionales empleados en los diseños digitales.
- Implementar los métodos estudiados en clases para diseñar circuitos combinacionales:
 - Minitérminos o Maxitérminos.
 - Mapas de Karnaugh.
- Realizar simulaciones de circuitos combinacionales utilizando el programa Logisim-evolution.
- Presentar aplicaciones de los diseños lógicos combinacionales estudiados.

1 Instrucciones

Cada grupo de trabajo tiene que estudiar y presentar al curso una de las siguientes aplicaciones de circuitos combinacionales. Para el desarrollo del circuito, tienen que utilizar alguno de los métodos de diseño de circuitos combinacionales estudiados en clase. Su presentación puede durar máximo hasta 10 min.

2 Aplicaciones

2.1 Temas

Las aplicaciones disponibles para presentar son las siguientes:

Tema	Grupo
Restador Binario	Lucas Marín
Multiplicador Binario	Guiliana Álvarez
Detector/generador de paridades	
Comparadores	Fabián Miles
Codificador	Martina González
Decodificador	Jorge Zapata
Multiplexor (MUX)	
Demultiplexor (DMUX)	

2.2 RESTADOR BINARIO

Diseñe un circuito restador binario con préstamo de entrada. Explique conectar el restador en cascada. El restador debe operar para números de 4bits. No considere la resta de números negativos ni los casos con resultado negativo.

Investigue que es el complemento a 2, y como se utiliza para realizar la resta. Cual es la diferencia entre el complemento a 1.

2.2.1 Referencias sugeridas:

- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 6.6. Restadores en binario con signo.
- Diseño digital – Morris Mano 3era edición, sección 4.4 Restador Binario

2.3 MULTIPLICADOR BINARIO.

Diseñe un circuito que permita multiplicar dos números binarios de 2 bits cada uno.

2.3.1 Referencias sugeridas:

- Diseño digital – Morris Mano 3era edición, sección 4.6 Multiplicador Binario.

2.4 COMPARADORES.

Diseñe un comparador de 1 bits y luego extienda este a uno de 4 bits.

2.4.1 Referencias sugeridas:

- Diseño digital – Morris Mano 3era edición, sección 4.7. COMPARADOR DE MAGNITUDES.
- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.8 Comparadores.

2.5 DETECTOR/GENERADOR DE PARIDADES.

Construya un circuito que verifique que la información enviada mediante código ASCII sea correcta (8 bits). Indique cómo funciona el par detector/generador y en que consiste el código ASCII.

2.5.1 Referencias sugeridas:

- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.9 Generador/Detector de Paridad.

2.6 CODIFICADOR.

Diseñen un codificador con y sin prioridad de 3:8. Como aplicación presenten el uso de un teclado numérico (0, 1, 2, 3, ..., 9) a binario.

2.6.1 Referencias sugeridas:

- Diseño digital – Morris Mano 3era edición, sección 4.9. CODIFICADORES.
- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.4 Codificadores.

2.7 DECODIFICADOR.

Diseñen un decodificador simple con y sin entrada habilitadora. Muestren como conectar en cascada decodificadores para ampliar sus entradas/salidas. Como aplicación, explique cómo utilizar un decodificador para implementar una función booleana (minitérminos).

2.7.1 Referencias sugeridas:

- Diseño digital – Morris Mano 3era edición, sección 4.8. DECODIFICADOR.
- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.5 Decodificadores.

2.8 MULTIPLEXOR (MUX).

Diseñe un multiplexor (MUX) con y sin entrada habilitante. Muestre el símbolo utilizado para este circuito combinatorial y como realizar conexiones en cascadas usando MUX.

- Aplicación: Implementación de funciones booleanas.

2.8.1 Referencias sugeridas:

- Diseño digital – Morris Mano 3era edición, sección 4.10. Multiplexores.
- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.6 Multiplexores.

2.9 DEMULTIPLEXOR (DMUX).

Diseñe un demultiplexor (DMUX) con y sin entrada habilitante. Muestre el símbolo utilizado para este circuito.

2.9.1 Referencias sugeridas:

- Sistemas Digitales y Tecnologías digitales – José Angulo Usategui, Sección 4.7 Demultiplexores.

3 Fecha de presentación y Evaluación

Las presentaciones serán el día 29/05/2025 en el horario de clases. La presentación debe durar 10 min y contener los siguientes puntos:

- Presentación del circuito. Fundamentación del porque es importante el circuito (utilidad).
- Tabla de verdad del circuito.
- Deducción de su Función booleana.
- Simulación mediante logisim-evolution.
- Requerimientos extras.
- Aplicaciones.

n	Item	Puntaje	Puntaje obtenido	Comentario
1	Presentación del circuito.	5		
2	Tabla de verdad del circuito.	15		
3	Deducción de su Función booleana.	15		
4	Requerimientos extras	5		
5	Simulación mediante logisim-evolution.	10		
6	Aplicaciones.	5		
7	Preguntas otros grupos	5		

Puntaje 60+10

Nota 70