#### Parcial #1

#### Equipo:

Yasir Enrique Blandon Varela Juan Pablo Rúa Cartagena

Docente Académico:
Alberto Mauricio Arias Correa

UNIVERSIDAD EAFIT

Departamento de Informática y Sistemas

Organización de computadores


Medellín – Antioquia 28 de febrero de 2025 Parcial #1 - Organización de computadores

· Punto #1: Compuerta Xor


1.1 Tabla de verdad:

	9	6	OUT
	0	0	0
	0	1	1
Hallar la eauación	1	0	1
	1	1	0

\* Compuerta Xor:




### 1.2 Eccación booleana:




9	6	Out
0	1	1
1	0	1

atb = (a-b) + (ā-b) Ecuación booleana

## \* Diagrama (Compaertas Casicas)



### 1.3 Diagrama (Compuertas nand):



#### 1.4 HDL Nor


```
CHIP Xor &
IN a,b;
OUT out;
```

#### PARTS:

Nand (a = a, b = b, out = nand AB); Nand (a = a, b = nand AB, out = part 1); Nand (a = b, b = nand AB, out = part 2); Nand (a = part 1, b = part 2, out = out);

7

### · Ponto #2: Compuerta And



### Tabla de verdad

9	6	Out
0	0	0
0	1	0
	0	0
	1	1

#### 2.4 HOL AND

CHIP And f
IN a,b;
OUT out;

PARTS:

Nand (a=a,b=b, out = nandout);

Mand (a = nandout, b = nandout, out = out);


· Punto #3: Half adder

### 3.1 Tabla de verdad


9	6	50m	Carry
0	0	0	0
0	1	1	0
	0	1	0
1	1	0	1

9 = a + b ; c = a · b

## 3.2 Diagrama (Compuertas basicas)



### 3.3 Diagrama (compuertas nand)



3.4 HOL Half adder:


R1 Implementado en nandatetris

· Punto # 4 = Full adder


4.1 Tabla de verdad

9	6	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	THE RESIDENCE OF THE PERSON NAMED IN COLUMN 2 IS NOT THE OWNER, THE PERS	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


### 4.2 Diagrama (compoertas basicas)




### 4.3 Diagrama (compuertas nand)




# 4.4 HOL full adder RI Implementado en nandztetris





(Adder = 16 bits)



· Punto #7: Funcionamiento de la ALU cuando el vesultado es negativo

En una ALU, el bit mas significativo de la salida indica si el numero es negativo (MSB, Most significant bit)

- · 51 MSB = 0, el número es positivo o cero
- . 51 N5B = 1, el nomero es negativo
- → Proceso: La ALU toma xi y gu de 16 bits y aplica los bits de control

  Luego, evalua el resultado: La salida aut [16] es evaluado

  -Se verifica el bit mas significativo (out [15]):
  - . 5: out [15] = = 1; la ALU establece la bandera ng = 1 la cual quiere decir que el resultado es un número negativo
  - . 9: out [15] == 0; la bandera ng = 0 (valor positivo).

- · l'unto #8: Funcionamiento de la ALU cuando la salida es cevo.
  - La ALU necesita verificar si todos los bits de la salida son o lara ello, se usa la bandera zr.
- → Proceso: La alu procesa 'X' y 'y' generando una salida out[16]

  \*5e usa una combinación de OR's para revisar si al menos un bit es 1

  L> 5; OR (out[0]...out[15]) = = 0, entonces todos los bits son 0 y zr=1

  5; al menos un bit en la cadena de bits es 1, zr = 0