

INSTITUTO INFNET
ESCOLA SUPERIOR DE TECNOLOGIA
GRADUAÇÃO EM ENGENHARIA DE
SOFTWARE



Projeto de Bloco: Sistemas Digitais
Embarcados

[26E2_2]

TP1

ALUNO: João Paulo Fonseca de Araújo

E-MAIL: joao.paraujo@al.infnet.edu.br

1. Visão Geral do Projeto

Este projeto implementa um controlador VGA com framebuffer híbrido: o ARM (Raspberry Pi Zero 2W, Cortex-A53 64-bit) gera o conteúdo e o FPGA (Tang Nano 4K, Gowin GW1NSR-4C) controla os sinais VGA e mantém o framebuffer em BRAM. A saída é 640×480 @ 60 Hz via conector VGA.

A comunicação ocorre via SPI: o ARM escreve pixels diretamente na BRAM do FPGA. O projeto evolui progressivamente por cinco TPs, partindo de módulos combinacionais simples até uma integração completa com animação e texto.

2. Justificativa Técnica da Escolha

Critério	Análise
Hardware mínimo	Apenas cabo VGA + monitor. Sem ADC, DAC, motores ou estrutura mecânica.
Referências abundantes	Timing VGA 640×480 amplamente documentado em Verilog. Risco de bloqueio baixo.
Feedback imediato	A partir do TP2 o resultado é visível no monitor, facilitando depuração.
Progressão natural	Cada TP adiciona camada bem definida sem dependências externas frágeis.
Uso didático de BRAM	Framebuffer é o caso de uso canônico de BRAM em FPGA, cobrindo TP4 organicamente.

3. Planejamento de Entregas por TP

TP1 — Concepção e Fundamentos

Objetivo: Definir arquitetura, configurar ambiente e produzir os primeiros artefatos técnicos obrigatórios.

- Documento de planejamento completo (este PDF)
- Diagrama preliminar da arquitetura ARM-FPGA
- Módulo combinacional Verilog: color_selector (gerador de barras de cor)
- Testbench: tb_color_selector com verificações automatizadas
- Programa Assembly AArch64: framebuffer_calc (cálculo de endereços de pixel)
- Ambiente configurado: RPi OS 64-bit, GCC/GAS/GDB, Gowin IDE
- Relatório técnico TP1 em PDF + repositório GitHub organizado

Tecnologias: Verilog, Assembly AArch64, GCC, Icarus Verilog, Git

TP2 — Estruturas Básicas em FPGA e ARM

Objetivo: Implementar gerador de sincronismo VGA real e criar os primeiros padrões visuais no monitor.

- Módulo VGA sync generator: 640×480 @ 60 Hz (hsync, vsync, pixel clock 25.175 MHz)
- Testbench para verificação dos parâmetros de timing horizontal e vertical
- Síntese e gravação na Tang Nano 4K via Gowin IDE
- Exibição de padrões estáticos no monitor (xadrez, barras coloridas)
- Rotina ARM: escrita de valores iniciais via SPI para o FPGA
- Evidências: fotos do sinal VGA no monitor + relatório técnico TP2

Tecnologias: Verilog estrutural, PLL Gowin, SPI Linux spidev, monitor VGA

TP3 — Controle, FSMs e Primeira Integração

Objetivo: Implementar FSM de varredura VGA, framebuffer inicial e rotinas ARM de escrita estruturada.

- FSM de varredura VGA: controle de estados horizontal e vertical
- Framebuffer simples (registradores ou BRAM pequena) no FPGA
- Rotinas ARM para escrita estruturada de pixels no framebuffer
- Protocolo de comunicação SPI ARM→FPGA documentado e testado
- Exibição de imagem simples gerada pelo ARM no monitor real
- Diagrama de estados da FSM + relatório técnico TP3

Tecnologias: Verilog (FSM), SPI Linux spidev, ARM64 rotinas estruturadas

TP4 — Aritmética, DSP, BRAM e SIMD

Objetivo: Migrar framebuffer para BRAM completa, efeitos via DSP e otimização com SIMD ARM NEON.

- Framebuffer completo em BRAM Gowin (640×480 × 8bpp = 300 KB)
- Módulos DSP para efeitos: gradiente de cor, fade, inversão
- Rotinas SIMD ARM NEON para geração acelerada de padrões de pixel
- Medição de throughput: pixels/segundo com e sem SIMD
- Análise de utilização de recursos FPGA (LUT, BRAM, DSP blocks)
- Relatório técnico TP4 com análise de desempenho comparativa

Tecnologias: Gowin BRAM IP, DSP blocks, ARM NEON, perf benchmarks

TP5 — Integração Completa e Validação Final

Objetivo: Integração total ARM→BRAM→FPGA→VGA com texto, animação e validação de estabilidade.

- Sistema completo e integrado: ARM escreve, FPGA exibe em tempo real
- Renderização de texto (fonte bitmap 8×8) no monitor via framebuffer
- Animação: objeto em movimento ou efeito de transição de cor
- Medição de latência ARM→monitor e estabilidade de sync VGA
- Vídeo de demonstração final (até 5 minutos)
- Relatório técnico TP5 completo com conclusões e trabalhos futuros
- Repositório GitHub finalizado com documentação completa

Tecnologias: Sistema completo integrado, bitmap font rendering, profiling end-to-end

4. Cronograma Resumido

TP	Foco Principal	Entregável Chave	Status
TP1	Fundamentos e ambiente	Módulo combinacional + Assembly + Relatório	EM ANDAMENTO
TP2	Hardware VGA real	VGA sync no monitor + SPI ARM básico	Pendente
TP3	FSM + integração inicial	Framebuffer + imagem ARM no monitor	Pendente

TP4	BRAM + DSP + SIMD	Framebuffer completo + NEON benchmark	Pendente
TP5	Integração final	Texto + animação + validação completa	Pendente

Documento de Planejamento — Controlador VGA com Framebuffer ARM→FPGA | TP1 (2025)