數位系統導論實驗 Lab8 RTL Modeling(Adder) & Testbench

負責助教:王偉丞

Email: wmike851223@gmail.com

2 Outline

- 課程目的
- 浮點數加法運算
- 範例 32-bit 浮點數加法器
- Testbench
- 範例 Testbench
- /作業說明
- ▲ 評分方式

- 在上次實驗中,已向同學介紹過IEEE 754的浮點數表示法和其加法器實作,本次實驗將介紹浮點數加法運算並以Verilog實做其加法器
- 前幾次實驗都是由助教提供Testbench,本次實驗亦將帶大家了解Testbench可以怎麼設計

浮點數加法運算(1/3)

- 我們將以三個步驟介紹IEEE 754單精度浮點數加法運算
- 1. 對齊 (Alignment)
 - 開始運算之前,我們需要將兩數的指數及尾數對齊
- 2. 運算 (Calculation)
 - >/ 以正負號決定執行加法或減法
- 3./ 正規化 (Normalization)
 - ▶ 運算後的結果我們要轉回IEEE 754表示法,而在運算的過程中可能因為精確度造成bit過多, 這時我們需要將這些bit做捨入

● 我們以浮點數a和b的示範IEEE 754加法運算(s=a+b)

a: 0_01111000_11000000000000000000010001, b: 1_01111101_0000010000000000000000,

1. $|\mathbf{b}| > |\mathbf{a}| \cdot e_b - e_a = 125 - 120 = 5$ · 將1. f_a 右移 5bit

多出來的10001,我們將最左邊兩bit保留(保護、循環位),其餘我們使用reduction OR簡化成1bit,得到101。

投grs=101,利用grs參與有效位計算以確保更精確的結果

00.11110101111111111111111 011 (significand of s)

由於兩個有效位的加法結果可能大於2,因此我們在計算過程中使用了一個附加位到最高有效位位置

總位數是1 + 24 + 3或28

最後處理剩餘的bit,將結果修約為最接近且可以表示的值,但是當存在兩個數一樣接近的時候,則取其中的偶數 (Ties To Even),得到結果:

關於捨入方式可以參考: https://en.wikipedia.org/wiki/IEEE_754#Rounding_rules

範例-32-bit浮點數加法器 (Top Module)

- 利用Top Module整合各個Module,將所有IO接好,藉此有利於我們個別除錯
 - 1. Alignment:對齊a和b
 - 2. Calculation:進行a與b的Fraction運算
 - 3. /Normalization:對Fraction運算結果做捨入並轉成IEEE 754格式

```
// Alignment
   fadd align alignment (
        .a(a),
       .b(b),
       .sub(sub),
       .sign(a sign), // sign of large one
       .temp_exp(a_exp), // exponent of large one
       .op_sub(a_op_sub), // add or sub
       .large_frac24(a_large_frac), // fraction of large one
       .small_frac27(a_small_frac)); // fraction of small one
   // Calculation
   wire [27:0] c frac;
   fadd cal calculation (
       .op sub(a op sub),
       .large frac24(a large frac),
       .small frac27(a small frac),
       .cal_frac(c_frac)); // result fraction
   // Normalization
   fadd norm normalization (
                          // result sign
       .sign(a sign),
       .temp exp(a exp), // result exponent
       .cal_frac(c_frac), // result fraction
                           // result after normalization
       .s(s));
endmodule
```

範例-32-bit浮點數加法器 (Alignment)

- 1. Exchange:依照a或b大,分別儲存其Fraction與較大數的Exponent
- 2. Control logic:判斷結果值正負號與Fraction運算該用加法或減法
- 3. Shift:將較小數的Fraction位移並加上保護、循環位

```
/* Alignment */
module fadd align (
   input [31:0] a, b, // fp a and b
   input sub,
                     // add or sub
   output sign,
                     // result sign
   output [7:0] temp exp, // result exponent
                        // fraction operation
   output op_sub,
   output [23:0] large frac24, // fraction of large one
   output [26:0] small frac27); // fraction of small one
   // 不看sign bit,判斷a or b大
   wire exchange = (b[30:0] > a[30:0]);
   wire [31:0] fp large = exchange? b : a;
   wire [31:0] fp small = exchange? a : b;
   // 轉成1.f格式
   wire fp_large_hidden_bit = |fp_large[30:23];
   wire fp_small_hidden_bit = |fp_small[30:23];
   wire [23:0] large_frac24 = {fp_large_hidden_bit,fp_large[22:0]};
    wire [23:0] small frac24 = {fp small hidden bit,fp small[22:0]};
```

```
// 儲存較大數的exponent
   assign temp exp = fp large[30:23];
   // 判斷結果值正負
   assign sign = exchange? sub^b[31] : a[31];
   // fraction運算使用加法或減法
   assign op_sub = sub ^ fp_large[31] ^ fp_small[31];
   // ea-eb
   wire [7:0] exp diff = fp large[30:23] - fp small[30:23];
   // 計算需要位移幾位,並且位移
   wire [49:0] small_frac50 = (exp_diff >= 26)?
                            {26'h0, small frac24} :
                             {small frac24, 26'h0} >> exp diff;
   // 留下24bit以及保護.循環位、計算多出來的位數、使用reduction OR簡化成1bit
   assign small frac27 = {small frac50[49:24], |small frac50[23:0]};
endmodule
```

範例 – 32-bit 浮點數加法器 (Calculation)

● 在此ALU中,我們將要運算的兩數以及運算符號傳入,加上grs以及考慮溢位的狀況, 將兩者bit對齊,再做運算

```
/* Calculation */
module fadd cal (
   input op_sub,
   input [23:0] large_frac24,
   input [26:0] small_frac27,
   output [27:0] cal frac);
   //補上grs,以及避免溢位狀況,共28bit
   wire [27:0] aligned_large_frac = {1'b0, large_frac24, 3'b000};
   wire [27:0] aligned small frac = {1'b0, small frac27};
   //相減或相加
   assign cal_frac = op_sub?
       aligned_large_frac - aligned_small_frac :
       aligned_large_frac + aligned_small_frac;
endmodule
```

範例 – 32-bit 浮點數加法器 (Normalization)

- 1. Shift:依照由左數起有幾個0來決定要向左移動幾位
- 2. Rounding:以循環、保護位決定捨入

```
/* Normalization */
module fadd norm (
                    // result sign
   input sign,
   input [7:0] temp exp, // temp exponent
   input [27:0] cal frac, // fraction before normalization
   output [31:0] s); // result
   wire [26:0] f4, f3, f2, f1, f0;
   // 從左邊找到第一個1
   wire [4:0] zeros; // 左邊數起有幾個0
   assign zeros[4] = ~ |cal_frac[26:11]; // 16-bit 0
   assign f4 = zeros[4]? {cal_frac[10:0],16'b0} : cal_frac[26:0];
   assign zeros[3] = \sim [f4[26:19]; // 8-bit 0
   assign f3 = zeros[3]? {f4[18:0], 8'b0} : f4;
   assign zeros[2] = \sim [f3[26:23];
                                  // 4-bit 0
   assign f2 = zeros[2]? {f3[22:0], 4'b0} : f3;
   assign zeros[1] = \sim |f2[26:25];
                                  // 2-bit 0
   assign f1 = zeros[1]? {f2[24:0], 2'b0} : f2;
   assign zeros[0] = \simf1[26]; // 1-bit 0
   assign f0 = zeros[0]? {f1[25:0], 1'b0} : f1;
   reg [26:0] frac0;
   reg [7:0] exp0;
```

```
// 位移以及修改exponent
  always @ * begin
     if (cal frac==0) begin // Result is 0
        frac0 = 0;
        exp0 = 0;
     else if (cal frac[27]) begin
        end
     else begin
        exp0 = temp exp - zeros;
        end
  end
  // Rounding
  wire frac plus 1 =
  frac0[2] & (frac0[1] | frac0[0]) |
  frac0[2] & ~frac0[1] & ~frac0[0] & frac0[3];
  wire [24:0] frac round = {1'b0, frac0[26:3]} + frac plus 1;
  wire [7:0] exponent = frac_round[24] ?
                    exp0 + 8'h1 :
                    exp0;
  assign s = {sign, exponent, frac_round[22:0]};
endmodule
```

範例 – 32-bit 浮點數加法器

- 輸入指令執行程式,檢視設計之 FPADDE 功能是否有錯誤:
 - iverilog –o testbench32 testbench32.v
 - vvp testbench32

11

• gtkwave adder32.vcd

12 Testbench

● 當我們設計完自己的Module後,一定需要驗證其輸出結果是否和預期的一樣,此時就會用另一支程式產生資料做為該Module的輸入,並比較Module輸出與正確輸出是否一致。該產生輸入資料並驗證Module行為的即稱為Testbench(也是一個Module)

範例—Testbench (1/2)

- 宣告好要傳輸入資料與接收輸出的變數並將其與待驗證Module連接(如左圖)
- initial內的指令會在程式一跑起來後即開始執行(如右圖)
 - ▶ \$dumpfile內的字串即為產生的波型檔名字
 - > \$dumpvars會紀錄輸入的變數在整個模擬過程的變化,如無輸入則紀錄所有變數
 - ▶ #後接的數字代表會在經過多久時間後才繼續往下執行

範例 – Testbench (2/2)

- 依據Module輸出與預期輸出是否一樣而選擇執行不同task
 - ➤ task有點類似c語言的函式,只是它必須被定義在Module內,且內部不能使用always 或initial
- 在執行到\$finish時結束模擬

```
if (adder ans == correct ans) begin
      success case (testInput a, testInput b, correct ans);
   end else begin
      failure case (testInput a, testInput b, correct ans, adder ans);
   end
task success case;
                                                 task failure case;
input [31:0] testInput a, testInput b, correct ans;
                                                 input [31:0] testInput a, testInput b, correct ans, result;
begin
                                                 begin
  cnt right = cnt right + 1;
                                                    $display ("Test %d ", cnt_test);
                                                    $display ("////////);
  $display ("Test %d ", cnt_test);
                                                    $display ("////// Fail //////");
  $display ("//////////);
                                                    $display ("//////////);
  $display ("/// Successful %d ///", cnt_right);
                                                    $display ("%h + %h = ?", testInput a, testInput b);
  $display ("//////////");
                                                    $display ("your answer = %h", result);
  $display ("%h + %h = ?", testInput_a, testInput_b);
                                                    $display ("correct answer = %h\n", correct_ans);
  $display ("Answer = %h\n", correct ans);
                                                 end endtask
end endtask
$finish:
```

15 作業

- 1. 操作範例中單精確度 (32 bit) 浮點數加法器,使用GTKWave觀察其運算結果
- 2. 參考範例完成半精度 (16 bit) 浮點數加法器

作業說明及課程評分

- Demo 時間: 5/6(一)、5/8(三),測驗時間分別為19:30、19:50、20:10 與20:30
- Demo 地點:工一館105
- 評分方式:
 - Part1 : /40%
 - Part2: 40%
 - ▶ /隨堂測驗:20%