AP103 开发板使用说明

上海安路信息科技股份有限公司

UG_916（v1.1）2022 年 06 月

Confidential

目 录

目 录 I

1 AP103 开发板简介 1

1.1 框图简介 1

1.2 关键器件列表 1

2 AP103 开发板功能介绍 3

2.1 系统时钟配置 3

2.1.1 系统时钟框图 3

2.2 用户扩展 IO 4

2.2.1 扩展 IO 原理图 4

2.2.2 扩展 IO 信号列表 4

2.3 USB 转 UART/JTAG 5

2.3.1 USB 转 UART/JTAG 框图 5

2.4 三速以网口 6

2.4.1 框图及信号列表 6

2.4.2 模式及状态灯指示 7

2.5 DDR3 接口 8

2.5.1 DDR3 功能及框图 8

2.5.2 DDR 电源 9

2.5.3 DDR3 信号列表 9

2.5.4 DDR3 测试点丝印 13

2.6 SERDES 接口 13

2.6.1 Serdes 简介 13

2.6.2 Serdes 接口分配框图 14

2.6.3 Serdes 接口应用 16
2.6.4 SERDES 不使用时管脚处理方法 18
2.7 FMC 19
2.7.1 FMC_HPC 19
2.7.2 FMC_LPC 24
2.8 配置接口 27
2.8.1 配置框图 27
2.8.2 配置信号及原理图 27
2.9 电源 28
2.9.1 电源输入 28
2.9.2 电源框图 29
2.9.3 电源测试点 29
2.9.4 FPGA_ADJ 电源域选择 30
2.10 用户测试 IO 31
2.10.1 LED 状态指示灯 31
2.10.2 按键 GPIO 32
2.10.3 SMA 测试接口 32
2.10.4 示波器 GND 测试夹 33
3 版本信息 34
免责声明 34

1 AP103 开发板简介

1.1 框图简介



图 1- 1-1 AP103 开发板功能框图

- USER_HR_IO P/N 包括 10 对差分 IO
- HR_IO_P/N_SMA 包括 2 对差分 IO
- HP_IO_P/N_SMA 包括 2 对差分 IO
- FMC_HPC 包含 58 对差分 IO 和 4 个 Serdes Lane
- FMC_LPC 包含 34 对差分 IO 和 1 个 Serdes Lane
- FT2232 USB 转 UART 和 JTAG
- 5 个按键 IO，7 个 LED 和 1 个 PCIE 挡条面板 LED 以及电源指示灯，DONE 指示灯
- 1 路千兆网口，可配置为 MII/GMII /RGMII 和 SGMII 接口
- PCIE X4 接口
- JTAG 下载接口
- SPI X4 配置 FLASH
- PLL 时钟芯片 SI5345
- 2 路 SFP 光接口模块

1.2 关键器件列表



图 1- 2-1 AP103 开发板单板实物图

表 1- 2-1 AP103 开发板关键器件列表

序号	位号	器件描述	备注
1	U18	PH1A400SFG900	-
2	U22, U23, U24, U25	MT41J128M16JT-125	DDR3 X64 位
3	U19	MT25QL256ABA1EW9-0SIT	SPI Flash
4	J33	SD Card	-
5	J8	SFP	双口光模块
6	J9	ETH	三速网口
7	U26	M88E1111	-
8	U27	SI5345A	PLL 芯片
9	X4	SIT9121AI-2B3-33E200.00000G	200Mhz 差分时钟
10	X3	7X50070001	50Mhz 单端时钟
11	U30	FT2232	UART 调试口
12	U6	TPS53355	Core 电源芯片

2 AP103 开发板功能介绍

2.1 系统时钟配置

2.1.1 系统时钟框图

AP103 开发板上使用 1 颗位号 U27 高精度低抖动 Si5345A-D-GM 时钟芯片，1 颗位号 X3 的 50MHZ 单端晶振，AP103 开发板系统时钟框图如下：



图 2- 1-1 AP103 开发板时钟框图

实际使用时，可根据逻辑需求，焊接或不焊接指定的耦合电容或者端接电阻，分配表如下：

表 2- 1-1 开发板时钟耦合及端接电阻位号分配

PH1A400SFG900 输入时钟	时钟源	贴片阻容	端接电阻	不贴片阻容
REFCLK80	FMC 子卡（外部）	C240, C241	R148	NC
REFCLK81	SMA 连接器（外部）	C242, C243	R152	NC
REFCLK82	PCIE 金手指输入(外部)	C353, C354	R149	R208, R209，R421, R422
	PCIE 金手指输出(内部)	R208, R209	R305	R421, R422, R423, R424
REFCLK83	PCIE 金手指输入(外部)	R421, R422	R149	R208, R209，R421, R422
	PCIE 金手指输出(内部)	R421, R422	R305	R421, R422, R423, R424
REFCLK84	PLL_OUT2（内部）	C424, C425	R154	NC
REFCLK85	PLL_OUT0（内部）	C426, C427	R156	NC

PH1A400SFG900 输入时钟	时钟源	贴片阻容	端接电阻	不贴片阻容
REFCLK86	FMC 子卡（外部）	C244, C245	R155	NC
REFCLK87	FMC 子卡（外部）	C246, C247	R157	NC
差分 GCLK	200MHZ 差分晶振	C457, C458	R317	NC
单端时钟	50MHZ 单端晶振	R307	NC	NC

2.2 用户扩展 IO

2.2.1 扩展 IO 原理图

AP103 开发板使用 Bank12 的 20 个 IO 用于可扩展 IO，通过间距 2.5mm 的双排排针提供给用户使用，同时也对外提供 FPGA_ADJ 的电源。其原理图及信息分配如下图：



图 2- 2-1 间距 2.54mm 针排可扩展 IO 原理图

2.2.2 扩展 IO 信号列表

扩展 IO 信号分配如下表。

表 2- 2-1 扩展 IO 信号列表

U18 FPGA 引脚	原理图网络名	连接器 J32 引脚
AK30	FPGA_LVDS0_N	6
AK29	FPGA_LVDS0_P	5
AG28	FPGA_LVDS1_N	8
AG27	FPGA_LVDS1_P	7

U18 FPGA 引脚	原理图网络名	连接器 J32 引脚
AK28	FPGA_LVDS2_N	10
AJ27	FPGA_LVDS2_P	9
AH27	FPGA_LVDS3_N	12
AH26	FPGA_LVDS3_P	11
AK26	FPGA_LVDS4_N	14
AJ26	FPGA_LVDS4_P	13
AK25	FPGA_LVDS5_N	18
AJ24	FPGA_LVDS5_P	17
AK24	FPGA_LVDS6_N	20
AK23	FPGA_LVDS6_P	19
AJ23	FPGA_LVDS7_N	22
AJ22	FPGA_LVDS7_P	21
AJ21	FPGA_LVDS8_N	24
AH21	FPGA_LVDS8_P	23
AK21	FPGA_LVDS9_N	26
AK20	FPGA_LVDS9_P	25

2.3 USB 转 UART/JTAG

2.3.1 USB 转 UART/JTAG 框图



图 2- 3-1 开发板 USB 转 UART/JTAG 调试框图

USB 采用 TYPEC 接口，使用 FT2232 芯片实现 USB 转 UART/JTAG 功能。

当插入 TypeC USB 接口时，电源指示灯 D30 亮，表示数据线连接正常。涉及到的信号网络如下表。

表 2- 3-1 USB 转 UART/JTAG 信号网络

调试接口类型	信号网络名	描述
UART	FPGA_UART_RXD	
	FPGA_UART_TXD	
JTAG	FT_JTAG_TCK	由 FT2232 的 3.3V 电平转换为 2.5V
	FT_JTAG_TDI	

调试接口类型	信号网络名	描述
	FT_JTAG_TMS	电平连接至 FPGA Bank14
	FT_JTAG_TDO	

2.4 三速以网口

2.4.1 框图及信号列表

AP103 开发板支持 10/100/1000Mbps 速率的 MII/GMII /RGMII 和 SGMII 接口，FPGA 通过 MDI 接口进行相关配置。其框图如下图：



图 2- 4-1 以太网接口框图

信号接口列表如下。

表 2- 4-1 ETH 信号接口列表

U18 FPGA 引脚	原理图网络名	电平标准	U26 ETH PHY 引脚
P23	ETH_PHY_MDIO	LVCMOS25	M1
N22	ETH_PHY_MDC	LVCMOS25	L3
M27	ETH_PHY_INT_B	LVCMOS25	L1
M25	ETH_PHY_RST_B	LVCMOS25	K3
P21	ETH_PHY_CRS	LVCMOS25	B5
P19	ETH_PHY_COL	LVCMOS25	B6
K28	ETH_PHY_RX_CLK	LVCMOS25	C1
J26	ETH_PHY_RXER	LVCMOS25	D2
K26	ETH_PHY_RXDV	LVCMOS25	B1
N25	ETH_PHY_RXD0	LVCMOS25	B2
M24	ETH_PHY_RXD1	LVCMOS25	D3
M22	ETH_PHY_RXD2	LVCMOS25	C3
P22	ETH_PHY_RXD3	LVCMOS25	B3
N20	ETH_PHY_RXD4	LVCMOS25	C4

U18 FPGA 引脚	原理图网络名	电平标准	U26 ETH PHY 引脚
M23	ETH_PHY_RXD5	LVCMOS25	A1
N24	ETH_PHY_RXD6	LVCMOS25	A2
N19	ETH_PHY_RXD7	LVCMOS25	C5
J27	ETH_PHY_GTXCLK	LVCMOS25	E2
N27	ETH_PHY_TXCLK	LVCMOS25	D1
M28	ETH_PHY_TXER	LVCMOS25	F2
K29	ETH_PHY_TXEN	LVCMOS25	E1
M29	ETH_PHY_TXD0	LVCMOS25	F1
K30	ETH_PHY_TXD1	LVCMOS25	G2
M29	ETH_PHY_TXD2	LVCMOS25	G3
L28	ETH_PHY_TXD3	LVCMOS25	H2
M30	ETH_PHY_TXD4	LVCMOS25	H1
N30	ETH_PHY_TXD5	LVCMOS25	H3
N26	ETH_PHY_TXD6	LVCMOS25	J1
N29	ETH_PHY_TXD7	LVCMOS25	J2
J4	SGMII_TX_P	LVDS25	A3
J3	SGMII_TX_N	LVDS25	A4
H6	SGMII_RX_P	LVDS25	A7
H5	SGMII_RX_N	LVDS25	A8

2.4.2 模式及状态灯指示

通过拨码开关 J10 和 J11 选择工作模式，默认为 RGMII 模式。

表 2- 4-2 ETH 模式选择

模式	J10	J11	开关位置状态	其它开关位置
RGMII	1-8	1-4	ON	OFF
GMII/MII	1-8/3-6	-	ON	OFF
SGMII	2-7/4-5	-	ON	OFF



图 2- 4-2 ETH 模式选择原理图

表 2- 4-3 ETH 状态指示灯

LED 指示灯位号	控制信号网络名	指示灯颜色	描述
D12	PHY_LED_LINK10	绿	10Mbps 速率运行模式状态指示
D13	PHY_LED_LINK100	绿	100Mbps 速率运行模式状态指示
D14	PHY_LED_LINK1000	绿	1000Mbps 速率运行模式状态指示
D15	PHY_LED_DPLX	绿	低电平灯亮，表示运行在全双工模式 高电平灯灭，表示运行在半双工模式
网口指示灯	PHY_LED_RX	绿	数据接收状态指示
网口指示灯	PHY_LED_TX	黄	数据发送状态指示

2.5 DDR3 接口

2.5.1 DDR3 功能及框图

AP103 开发板 DDR3 接口使用 HP BANK，供电电压为 1.5V，信号分配在 Bank31/32/33，使用 4 颗 16bit 镁光 MT41J128M16JT-125 DDR3 颗粒，组成 64 位宽。

其中地址和控制信号线采用 Flyby 结构，VREF 使用外部参考电压，VRN 引脚 NC 处理，其系统结构如下图：



图 2- 5-1 开发板 DDR3 X64 框图

2.5.2 DDR 电源

其中电源网络为 VCC1V5_DDR3 的 1.5V 电压由位号 U1 的 DC 电源芯片提供，位号 U4 的电源芯片提供 FPGA 和 DDR 颗粒所需的 0.75V 参考电压 VREF 和 0.75V 端接电压 VDD_DDR3_VTT，其原理图如下：



图 2- 5-2 DDR3 1.5V 电源原理图



图 2- 5-3 DDR3 VREF 电源原理图

2.5.3 DDR3 信号列表

表 2- 5-1 DDR3 信号列表

U18 FPGA 引脚	原理图网络名	电平标准
AD8	DDR3_A0	SSTL15
AK10	DDR3_A1	SSTL15
AC9	DDR3_A2	SSTL15
AD9	DDR3_A3	SSTL15
AJ11	DDR3_A4	SSTL15
AC10	DDR3_A5	SSTL15
AH11	DDR3_A6	SSTL15
AB10	DDR3_A7	SSTL15
AJ9	DDR3_A8	SSTL15
AB9	DDR3_A9	SSTL15
AK13	DDR3_A10	SSTL15
AK9	DDR3_A11	SSTL15
AK11	DDR3_A12	SSTL15
AA8	DDR3_A13	SSTL15
AH9	DDR3_A14	SSTL15
AC11	DDR3_BA0	SSTL15
AC12	DDR3_BA1	SSTL15
AE8	DDR3_BA2	SSTL15
AJ4	DDR3_DQ0	SSTL15
AJ2	DDR3_DQ1	SSTL15
AH5	DDR3_DQ2	SSTL15
AK3	DDR3_DQ3	SSTL15
AH2	DDR3_DQ4	SSTL15
AK1	DDR3_DQ5	SSTL15
AH6	DDR3_DQ6	SSTL15
AJ1	DDR3_DQ7	SSTL15
AC2	DDR3_DQ8	SSTL15
AC5	DDR3_DQ9	SSTL15
AC1	DDR3_DQ10	SSTL15
AC7	DDR3_DQ11	SSTL15
AD4	DDR3_DQ12	SSTL15
AD6	DDR3_DQ13	SSTL15
AD3	DDR3_DQ14	SSTL15

U18 FPGA 引脚	原理图网络名	电平标准
AE6	DDR3_DQ15	SSTL15
AJ6	DDR3_DQ16	SSTL15
AJ8	DDR3_DQ17	SSTL15
AK6	DDR3_DQ18	SSTL15
AK8	DDR3_DQ19	SSTL15
AK4	DDR3_DQ20	SSTL15
AF8	DDR3_DQ21	SSTL15
AK5	DDR3_DQ22	SSTL15
AF7	DDR3_DQ23	SSTL15
AF5	DDR3_DQ24	SSTL15
AE3	DDR3_DQ25	SSTL15
AE5	DDR3_DQ26	SSTL15
AF1	DDR3_DQ27	SSTL15
AG5	DDR3_DQ28	SSTL15
AF2	DDR3_DQ29	SSTL15
AF6	DDR3_DQ30	SSTL15
AF3	DDR3_DQ31	SSTL15
AE15	DDR3_DQ32	SSTL15
Y15	DDR3_DQ33	SSTL15
AD14	DDR3_DQ34	SSTL15
AA16	DDR3_DQ35	SSTL15
AB15	DDR3_DQ36	SSTL15
AA17	DDR3_DQ37	SSTL15
AC14	DDR3_DQ38	SSTL15
AA15	DDR3_DQ39	SSTL15
AE16	DDR3_DQ40	SSTL15
AH15	DDR3_DQ41	SSTL15
AH17	DDR3_DQ42	SSTL15
AG14	DDR3_DQ43	SSTL15
AK16	DDR3_DQ44	SSTL15
AF15	DDR3_DQ45	SSTL15
AJ17	DDR3_DQ46	SSTL15
AG15	DDR3_DQ47	SSTL15
AC17	DDR3_DQ48	SSTL15
AC19	DDR3_DQ49	SSTL15
AD18	DDR3_DQ50	SSTL15

U18 FPGA 引脚	原理图网络名	电平标准
AB18	DDR3_DQ51	SSTL15
AE18	DDR3_DQ52	SSTL15
AB17	DDR3_DQ53	SSTL15
AD17	DDR3_DQ54	SSTL15
AD16	DDR3_DQ55	SSTL15
AF18	DDR3_DQ56	SSTL15
AG19	DDR3_DQ57	SSTL15
AF17	DDR3_DQ58	SSTL15
AJ19	DDR3_DQ59	SSTL15
AG18	DDR3_DQ60	SSTL15
AK19	DDR3_DQ61	SSTL15
AE19	DDR3_DQ62	SSTL15
AG17	DDR3_DQ63	SSTL15
AJ3	DDR3_DM0	SSTL15
AC4	DDR3_DM1	SSTL15
AG7	DDR3_DM2	SSTL15
AE1	DDR3_DM3	SSTL15
Y16	DDR3_DM4	SSTL15
AK15	DDR3_DM5	SSTL15
AB19	DDR3_DM6	SSTL15
AH19	DDR3_DM7	SSTL15
AH1	DDR3_DQS0_N	DIFF_SSTL15
AG2	DDR3_DQS0_P	DIFF_SSTL15
AD1	DDR3_DQS1_N	DIFF_SSTL15
AD2	DDR3_DQS1_P	DIFF_SSTL15
AJ7	DDR3_DQS2_N	DIFF_SSTL15
AH7	DDR3_DQS2_P	DIFF_SSTL15
AG3	DDR3_DQS3_N	DIFF_SSTL15
AG4	DDR3_DQS3_P	DIFF_SSTL15
AC15	DDR3_DQS4_N	DIFF_SSTL15
AC16	DDR3_DQS4_P	DIFF_SSTL15
AJ16	DDR3_DQS5_N	DIFF_SSTL15
AH16	DDR3_DQS5_P	DIFF_SSTL15
Y18	DDR3_DQS6_N	DIFF_SSTL15
Y19	DDR3_DQS6_P	DIFF_SSTL15
AK18	DDR3_DQS7_N	DIFF_SSTL15

U18 FPGA 引脚	原理图网络名	电平标准
AJ18	DDR3_DQS7_P	DIFF_SSTL15
AF11	DDR3_CLKN	DIFF_SSTL15
AE11	DDR3_CLKP	DIFF_SSTL15
AE10	DDR3_ODT	SSTL15
AB8	FPGA_DDR3_RESETN_0	LVCMOS15
Y10	FPGA_DDR3_RESETN_1	LVCMOS15
AF10	FPGA_DDR3_CSN_0	SSTL15
Y11	FPGA_DDR3_CSN_1	SSTL15
AE9	DDR3_WEN	SSTL15
AG9	DDR3_CASN	SSTL15
AA13	DDR3_RASN	SSTL15
AK14	DDR3_CKE	SSTL15

2.5.4 DDR3 测试点丝印

DDR3 测试点在开发板 Bot 面，测试点每个 DDR3 颗粒预留了 DQ 低位和高位信号，DQS 信号，以及 DM 信号，如下图所示。



图 2- 5-4 测试点在开发板 Bot 面图

2.6 SERDES 接口

2.6.1 Serdes 简介

PH1A 系列 FPGA 的 SERDES DUAL，包含两条 Lane，每条 Lane 都有发送器 TX 和接收器 RX。SERDES DUAL 内部分为 SERDES Common 以及 2 个 SERDES Channel，即 Channel 0 和 Channel 1。 SERDES Common 是 Channel 0 和 Channel 1 共用的电路，主要包括参考时钟相关电路，PLL 以及端接电阻校准等功能模块。SERDES CHANNEL0 和 SERDES CHANNEL1 分别对应 Lane0 和 Lane1 两对收发器。



图 2- 6-1 SERDES DUAL 结构简图

2.6.2 Serdes 接口分配框图

AP103 一共有 16 对 TX/RX， 8 对 REFCLK 和 1 对 RECCLK。PH1A400SFG900 每两个 dual 为 1 组，共用一个参考时钟，BANK82，BANK83 为 PCIE 专用。2 个通道接 2 路 SFP 光口，其余通道悬空处理。AP103 开发板 SERDES LINE 功能分布如下图：



图 2- 6-2 AP103 开发板 Serdes 功能分配图

- PCIE 占用 Bank82/83 ，PCIE 时钟可通过跳线电阻配置为端点模式和 RC 模式
- SFP 占用 Bank85，支持两路 SFP。
- SERDES FMC 采用 FMC HPC（400PIN）接口，最高支持 2Gb/s 单端传速速率，且到 FPGA 串行连接器的信号传输速率高达 10Gb/s。
- FMC 接口上有 4 对 SERDES 时钟,FMC 时钟可通过 FMC 拓展接口输入
- BANK81 将 TX/RX 和输入参考时钟配置为 SMA 接口，用于测试。

2.6.3 Serdes 接口应用

2.6.3.1 PCIE

PCIE 接口简介

AP103 开发板 PCIE 接口为 Gen3,并保持向下兼容 Gen2。支持 X4 和 X2。

- 在 X4 时，推荐参考时钟从 Dual82 的参考时钟输入引脚 REFCLKP_82 和 REFCLKM_82 输入。
- 在 X2 时，推荐参考时钟从 Dual83 的参考时钟输入引脚 REFCLKP_83 和 REFCLKM_83 输入。



图 2- 6-3 PCIE x4 原理图

PCIE 引脚分配列表

表 2- 6-1 PCIE 引脚分配列表

FPGA Pin 脚	FPGA Pin 脚命名	原理图网络名	PCIE 金手指引脚
L7	REFCLKM_82	PCIE_CLK_N	A14
L8	REFCLKP_82	PCIE_CLK_P	A13
T5	RXM0_82	PCIE_RX3_N	B28
T6	RXP0_82	PCIE_RX3_P	B27
R3	RXM1_82	PCIE_RX2_N	B24
R4	RXP1_82	PCIE_RX2_P	B23
P1	TXM0_82	PCIE_TX3_N	A30
P2	TXP0_82	PCIE_TX3_P	A29
N3	TXM1_82	PCIE_TX2_N	A26
N4	TXP1_82	PCIE_TX2_P	A25
N7	REFCLKM_83	PCIE_CLK_N	A14

FPGA Pin 脚	FPGA Pin 脚命名	原理图网络名	PCIE 金手指引脚
N8	REFCLKP_83	PCIE_CLK_P	A13
P5	RXM0_83	PCIE_RX1_N	B20
P6	RXP0_83	PCIE_RX1_P	B19
M5	RXM1_83	PCIE_RX0_N	B15
M6	RXP1_83	PCIE_RX0_P	B14
M1	TXM0_83	PCIE_TX1_N	A22
M2	TXP0_83	PCIE_TX1_P	A21
L3	TXM1_83	PCIE_TX0_N	A17
L4	TXP1_83	PCIE_TX0_P	A16

PCIE Lane 选择

PCIE 的 Lane 数量通过 J7 来选择，默认为 4 Lane，即 J7 的 Pin2 和 Pin3 需短接起来。



图 2- 6-4 PCIE Lane 数量选择开关

RC 和 EP 模式选择

在 EP 模式时，PCIE 的时钟通过金手指 AC 耦合电容（C349 和 C350）至 FPGA 参考时钟输入端，开发板默认为此状态。在 RC 模式时，开发板通过金手指输出参考时钟。在需要调试 RC 模式时，需根据下表调整部分电阻。默认为 EP X4 模式。

表 2- 6-2 RC 和 EP 模式手动修改配置电阻列表

模式	X4	X2
EP 模式	R423/R424(焊接 0R) R421/R422(NC) R208/R209(NC)	R423/R424(NC) R421/R422(焊接 0R) R208/R209(NC)
RC 模式	R423/R424(NC) R421/R422(NC) R208/R209(焊接 0R)	R423/R424(NC) R421/R422(NC) R208/R209(焊接 0R)

2.6.3.2 SFP

SFP 接口简介

AP103 开发板有两个 SFP 接口，分别命名为 SFPA 和 SFPB，以下是 SFPB 的接口原理图：



图 2- 6-5 SFPB 的接口原理图

SFP 引脚分配列表

表 2- 6-3 SFP 引脚分配列表

FPGA Pin 脚	FPGA Pin 脚命名	原理图网络名	SFP 引脚	光模块位号
G3	RXM0_85	SFPA_RD_N	A12	J8A
G4	RXP0_85	SFPA_RD_P	A13	
H1	TXM0_85	SFPA_TD_N	A19	
H2	TXP0_85	SFPA_TD_P	A18	
F5	RXM1_85	SFPB_RD_N	B12	J8B
F6	RXP1_85	SFPB_RD_P	B13	
F1	TXM1_85	SFPB_TD_N	B18	
F2	TXP1_85	SFPB_TD_P	B19	

2.6.4 SERDES 不使用时管脚处理方法

在一些应用中不需要使用 SERDES，此情况下按照下表来处理。

表 2- 6-4 SERDES 不使用的情况下的管脚接法

管脚名	说明
PHYVCCA PHYVCCT	接地
RESREF	悬空
RXP/RXM	接地或者悬空

TXP/TXM	悬空
REFCLKP/REFCLKM	接地
RXRECCLKP/ RXRECCLKM	接地或者悬空

2.7 FMC

AP103 开发板支持 VITA 57.1 的 FMC 子卡标准，包含 1 个位号 J5 的 HPC 连接器和 1 个位号 J6 的 LPC 的连接器。其中 HPC 连接器包含 400 引脚,LPC 包含了 160 个引脚。用于兼容现有的各类子卡调试。其连接器型号如下表：

表 2- 7-1 FMC 连接器型号

标准	品牌	型号
VITA 57.1 FMC HPC	SAMTEC	ASP-134486-01
VITA 57.1 FMC LPC	SAMTEC	ASP_134603_01

注：FPGA_ADJ 电源域的值通过位号 J3 的开关来控制，详见 FPGA_ADJ 电源域选择章节。

2.7.1 FMC_HPC

FMC_HPC 连接器共 400 个引脚，其中提供了 80 对差分信号或者 160 个单端信号和 4 个 Serdes 对，其中 FMC_ADJ 信号清单如下表。

表 2- 7-2 FMC_HPC_J5_AB 列引脚分配

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
A2	FMC_HPC_DP1_M2C_P		D6	B1	NC		
A3	FMC_HPC_DP1_M2C_N		D5	B4	NC		
A6	FMC_HPC_DP2_M2C_P		B6	B5	NC		
A7	FMC_HPC_DP2_M2C_N		B5	B8	NC		
A10	FMC_HPC_DP3_M2C_P		A8	B9	NC		
A11	FMC_HPC_DP3_M2C_N		A7	B12	NC		
A14	NC			B13	NC		
A15	NC			B16	NC		
A18	NC			B17	NC		
A19	NC			B20	FMC_HPC_GBTCLK1_M2C_P	LVDS	E8

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
A22	FMC_HPC_DP1_C2M_P		C4	B21	FMC_HPC_GBTCLK1_M2C_N	LVDS	E7
A23	FMC_HPC_DP1_C2M_N		C3	B24	NC		
A26	FMC_HPC_DP2_C2M_P		B2	B25	NC		
A27	FMC_HPC_DP2_C2M_N		B1	B28	NC		
A30	FMC_HPC_DP3_C2M_P		A4	B29	NC		
A31	FMC_HPC_DP3_C2M_N		A3	B32	NC		
A34	NC			B33	NC		
A35	NC			B36	NC		
A38	NC			B37	NC		
A39	NC			B40	NC		

表 2- 7-3 FMC_HPC_J5_CD 列引脚分配

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
C2	FMC_HPC_DP0_C2M_P		D2	D1	PWRCTL1_VCC4A_PG	LVCMOS33	U24
C3	FMC_HPC_DP0_C2M_N		D1	D4	FMC_HPC_GBTCLK0_M2C_P	LVDS	C8
C6	FMC_HPC_DP0_M2C_P		E4	D5	FMC_HPC_GBTCLK0_M2C_N	LVDS	C7
C7	FMC_HPC_DP0_M2C_N		E3	D8	FMC_HPC_LA01_CC_P	LVDS	E19
C10	FMC_HPC_LA06_P	LVDS	L15	D9	FMC_HPC_LA01_CC_N	LVDS	D19
C11	FMC_HPC_LA06_N	LVDS	K15	D11	FMC_HPC_LA05_P	LVDS	H30
C14	FMC_HPC_LA10_P	LVDS	B28	D12	FMC_HPC_LA05_N	LVDS	G30
C15	FMC_HPC_LA10_N	LVDS	A28	D14	FMC_HPC_LA09_P	LVDS	G17
C18	FMC_HPC_LA14_P	LVDS	B23	D15	FMC_HPC_LA09_N	LVDS	F17
C19	FMC_HPC_LA14_N	LVDS	A23	D17	FMC_HPC_LA13_P	LVDS	L16
C22	FMC_HPC_LA18_CC_P	LVDS	F21	D12	FMC_HPC_LA13_N	LVDS	K16

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
C23	FMC_HPC_LA18_CC_N	LVDS	E21	D13	FMC_HPC_LA17_CC_P	LVDS	F12
C26	FMC_HPC_LA27_P	LVDS	B14	D21	FMC_HPC_LA17_CC_N	LVDS	E13
C27	FMC_HPC_LA27_N	LVDS	A15	D23	FMC_HPC_LA23_P	LVDS	C15
C30	FMC_HPC_IIC_SCL	LVCMOS33	W22	D24	FMC_HPC_LA23_N	LVDS	B15
C31	FMC_HPC_IIC_SDA	LVCMOS33	W19	D26	FMC_HPC_LA26_P	LVDS	J16
C34	GA0=0=GND			D27	FMC_HPC_LA26_N	LVDS	H16
C35	VCC12_P			D29	FMC_HPC_TCK_BUF		
C37	VCC12_P			D30	FMC_TDI_BUF		
C39	VCC3V3			D31	FMC_HPC_TDO_LPC_TDI		
				D32	VCC3V3		
				D33	FMC_TMS_BUF		
				D34	NC		
				D35	GA1=0=GND		
				D36	VCC3V3		
				D38	VCC3V3		
				D40	VCC3V3		

表 2- 7-4 FMC_HPC_J5_EF 列引脚分配

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
E2	FMC_HPC_HA01_CC_P	LVDS	D26	F1	FMC_HPC_PG_M2C	LVDS	V22
E3	FMC_HPC_HA01_CC_N	LVDS	C26	F4	FMC_HPC_HA00_CC_P	LVDS	F21
E6	FMC_HPC_HA05_P	LVDS	G22	F5	FMC_HPC_HA00_CC_N	LVDS	E21
E7	FMC_HPC_HA05_N	LVDS	F22	F7	FMC_HPC_HA04_P	LVDS	D29
E9	FMC_HPC_HA09_P	LVDS	D17	F8	FMC_HPC_HA04_N	LVDS	C30
E10	FMC_HPC_HA09_N	LVDS	D18	F10	FMC_HPC_HA08_P	LVDS	E29

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
E12	FMC_HPC_HA13_P	LVDS	D16	F11	FMC_HPC_HA08_N	LVDS	E30
E13	FMC_HPC_HA13_N	LVDS	C16	F13	FMC_HPC_HA12_P	LVDS	G18
E15	FMC_HPC_HA16_P	LVDS	A25	F14	FMC_HPC_HA12_N	LVDS	F18
E16	FMC_HPC_HA16_N	LVDS	A26	F16	FMC_HPC_HA15_P	LVDS	F15
E18	FMC_HPC_HA20_P	LVDS	H15	F17	FMC_HPC_HA15_N	LVDS	E16
E19	FMC_HPC_HA20_N	LVDS	G15	F19	FMC_HPC_HA19_P	LVDS	B18
E21	NC			F20	FMC_HPC_HA19_N	LVDS	A18
E22	NC			F22	NC		
E24	NC			F23	NC		
E25	NC			F25	NC		
E27	NC			F26	NC		
E28	NC			F28	NC		
E30	NC			F29	NC		
E31	NC			F31	NC		
E33	NC			F32	NC		
E34	NC			F34	NC		
E36	NC			F35	NC		
E37	NC			F37	NC		
E39	VADJ			F38	NC		
				F40	VADJ		

表 2- 7-5 FMC_HPC_J5_GH 列引脚分配

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
G2	FMC_HPC_CLK1_M2C_P	LVDS	C25	H1	NC		
G3	FMC_HPC_CLK1_M2C_N	LVDS	B25	H2	NC		
G6	FMC_HPC_LA00_CC_P	LVDS	F20	H4	FMC_HPC_CLK0_M2C_P	LVDS	D27
G7	FMC_HPC_LA00_CC_N	LVDS	E20	H5	FMC_HPC_CLK0_M2C_N	LVDS	C27
G9	FMC_HPC_LA03_P	LVDS	B27	H7	FMC_HPC_LA02_P	LVDS	C29
G10	FMC_HPC_LA03_N	LVDS	A27	H8	FMC_HPC_LA02_N	LVDS	B29
G12	FMC_HPC_LA08_P	LVDS	G27	H10	FMC_HPC_LA04_P	LVDS	D29

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
G13	FMC_HPC_LA08_N	LVDS	F27	H11	FMC_HPC_LA04_N	LVDS	C30
G15	FMC_HPC_LA12_P	LVDS	E28	H13	FMC_HPC_LA07_P	LVDS	B30
G16	FMC_HPC_LA12_N	LVDS	D28	H14	FMC_HPC_LA07_N	LVDS	A30
G18	FMC_HPC_LA16_P	LVDS	H20	H16	FMC_HPC_LA11_P	LVDS	C24
G19	FMC_HPC_LA16_N	LVDS	G20	H17	FMC_HPC_LA11_N	LVDS	B24
G21	FMC_HPC_LA20_P	LVDS	H14	H19	FMC_HPC_LA15_P	LVDS	A16
G22	FMC_HPC_LA20_N	LVDS	G14	H20	FMC_HPC_LA15_N	LVDS	A17
G24	FMC_HPC_LA22_P	LVDS	D14	H22	FMC_HPC_LA19_P	LVDS	E14
G25	FMC_HPC_LA22_N	LVDS	C14	H23	FMC_HPC_LA19_N	LVDS	E15
G27	FMC_HPC_LA25_P	LVDS	B13	H25	FMC_HPC_LA21_P	LVDS	A20
G28	FMC_HPC_LA25_N	LVDS	A13	H26	FMC_HPC_LA21_N	LVDS	A21
G30	FMC_HPC_LA29_P	LVDS	A11	H28	FMC_HPC_LA24_P	LVDS	C12
G31	FMC_HPC_LA29_N	LVDS	A12	H29	FMC_HPC_LA24_N	LVDS	B12
G33	FMC_HPC_LA31_P	LVDS	J19	H31	FMC_HPC_LA28_P	LVDS	C19
G34	FMC_HPC_LA31_N	LVDS	H19	H32	FMC_HPC_LA28_N	LVDS	B19
G36	FMC_HPC_LA33_P	LVDS	K18	H34	FMC_HPC_LA30_P	LVDS	C17
G37	FMC_HPC_LA33_N	LVDS	J18	H35	FMC_HPC_LA30_N	LVDS	B17
G39	VADJ			H37	FMC_HPC_LA32_P	LVDS	L17
				H38	FMC_HPC_LA32_N	LVDS	L18
				H40	VADJ		

表 2- 7-6 FMC_HPC_J5_JK 列引脚分配

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
J2	NC			K1	NC		
J3	NC			K4	NC		
J6	FMC_HPC_HA03_P	LVDS	F25	K5	NC		
J7	FMC_HPC_HA03_N	LVDS	E25	K7	FMC_HPC_HA02_P	LVDS	H21
J9	FMC_HPC_HA07_P	LVDS	E24	K8	FMC_HPC_HA02_N	LVDS	H22
J10	FMC_HPC_HA07_N	LVDS	D24	K10	FMC_HPC_HA06_P	LVDS	F26
J12	FMC_HPC_HA11_P	LVDS	G28	K11	FMC_HPC_HA06_N	LVDS	E26
J13	FMC_HPC_HA11_N	LVDS	F28	K13	FMC_HPC_HA10_P	LVDS	H24
J15	FMC_HPC_HA14_P	LVDS	H26	K14	FMC_HPC_HA10_N	LVDS	H25

J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J5 引脚	原理图信号网络	电平标准	FPGA U18 引脚
J16	FMC_HPC_HA14_N	LVDS	H27	K16	FMC_HPC_HA17_CC_P	LVDS	G13
J18	FMC_HPC_HA18_P	LVDS	D22	K17	FMC_HPC_HA17_CC_N	LVDS	F13
J19	FMC_HPC_HA18_N	LVDS	C22	K19	FMC_HPC_HA21_P	LVDS	E23
J21	FMC_HPC_HA22_P	LVDS	C20	K20	FMC_HPC_HA21_N	LVDS	D23
J22	FMC_HPC_HA22_N	LVDS	B20	K22	FMC_HPC_HA23_P	LVDS	B22
J24	NC			K23	FMC_HPC_HA23_N	LVDS	A22
J25	NC			K25	NC		
J27	NC			K26	NC		
J28	NC			K28	NC		
J30	NC			K29	NC		
J31	NC			K31	NC		
J33	NC			K32	NC		
J34	NC			K34	NC		
J36	NC			K35	NC		
J37	NC			K37	NC		
J39	NC			K38	NC		
				K40	NC		

2.7.2 FMC_LPC

FMC_LPC 连接器中提供了 34 对差分信号或者 68 个单端信号和 1 个 Serdes 对，信号清单如下表。

表 2- 7-7 FMC_LPC_J6_CD 列引脚分配

J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚
C2	FMC_LPC_DP0_C2M_P		Y2	D1	PWRCTL1_VCC4A_PG	LVCMOS33	U24
C3	FMC_LPC_DP0_C2M_N		Y1	D4	FMC_LPC_GBTCLK0_M2C_P	LVDS	R8
C6	FMC_LPC_DP0_M2C_P		AA4	D5	FMC_LPC_GBTCLK0_M2C_N	LVDS	R7
C7	FMC_LPC_DP0_M2C_N		AA3	D8	FMC_LPC_LA01_CC_P	LVDS	AF22
C10	FMC_LPC_LA06_P	LVDS	AG30	D9	FMC_LPC_LA01_CC_N	LVDS	AG23

J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚
C11	FMC_LPC_LA06_N	LVDS	AH30	D11	FMC_LPC_LA05_P	LVDS	AE28
C14	FMC_LPC_LA10_P	LVDS	AE30	D12	FMC_LPC_LA05_N	LVDS	AF28
C15	FMC_LPC_LA10_N	LVDS	AF30	D14	FMC_LPC_LA09_P	LVDS	AD29
C18	FMC_LPC_LA14_P	LVDS	AB29	D15	FMC_LPC_LA09_N	LVDS	AE29
C19	FMC_LPC_LA14_N	LVDS	AB30	D17	FMC_LPC_LA13_P	LVDS	AC29
C22	FMC_LPC_LA18_CC_P	LVDS	AE23	D18	FMC_LPC_LA13_N	LVDS	AC30
C23	FMC_LPC_LA18_CC_N	LVDS	AF23	D20	FMC_LPC_LA17_CC_P	LVDS	AG29
C26	FMC_LPC_LA27_P	LVDS	AA27	D21	FMC_LPC_LA17_CC_N	LVDS	AH29
C27	FMC_LPC_LA27_N	LVDS	AB28	D23	FMC_LPC_LA23_P	LVDS	AC22
C30	FMC_LPC_IIC_SCL	LVCMOS33	W21	D24	FMC_LPC_LA23_N	LVDS	AD22
C31	FMC_LPC_IIC_SDA	LVCMOS33	W22	D26	FMC_LPC_LA26_P	LVDS	AE25
C34	GA0=0=GND			D27	FMC_LPC_LA26_N	LVDS	AF25
C35	VCC12_P			D29	FMC_LPC_TCK_BUF		
C37	VCC12_P			D30	FMC_HPC_TDO_LPC_TDI		
C39	VCC3V3			D31	FMC_LPC_TDO_FPGA_TDI		
				D32	VCC3V3		
				D33	FMC_LPC_TMS_BUF		
				D34	NC		
				D35	GA1=0=GND		
				D36	VCC3V3		
				D38	VCC3V3		
				D40	VCC3V3		

表 2- 7-8 FMC_LPC_J6_GH 列引脚分配

J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚
G2	FMC_LPC_CLK1_M2C_P	LVDS	AD23	H1	NC		

J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚
G3	FMC_LPC_CLK1_M2C_N	LVDS	AE24	H2	NC		
G6	FMC_LPC_LA00_CC_P	LVCOMS18	AD27	H4	FMC_LPC_CLK0_M2C_P	LVDS	AB27
G7	FMC_LPC_LA00_CC_N	LVCOMS18	AD28	H5	FMC_LPC_CLK0_M2C_N	LVDS	AC27
G9	FMC_LPC_LA03_P	LVDS	AD21	H7	FMC_LPC_LA02_P	LVDS	AJ28
G10	FMC_LPC_LA03_N	LVDS	AE21	H8	FMC_LPC_LA02_N	LVDS	AJ29
G12	FMC_LPC_LA08_P	LVDS	AG20	H10	FMC_LPC_LA04_P	LVDS	AF20
G13	FMC_LPC_LA08_N	LVDS	AH20	H11	FMC_LPC_LA04_N	LVDS	AF21
G15	FMC_LPC_LA12_P	LVDS	AC20	H13	FMC_LPC_LA07_P	LVDS	AG22
G16	FMC_LPC_LA12_N	LVDS	AC21	H14	FMC_LPC_LA07_N	LVDS	AH22
G18	FMC_LPC_LA16_P	LVDS	AB22	H16	FMC_LPC_LA11_P	LVDS	Y21
G19	FMC_LPC_LA16_N	LVDS	AB23	H17	FMC_LPC_LA11_N	LVDS	AA21
G21	FMC_LPC_LA20_P	LVDS	AA22	H19	FMC_LPC_LA15_P	LVDS	AG25
G22	FMC_LPC_LA20_N	LVDS	AA23	H20	FMC_LPC_LA15_N	LVDS	AH25
G24	FMC_LPC_LA22_P	LVDS	Y26	H22	FMC_LPC_LA19_P	LVDS	Y23
G25	FMC_LPC_LA22_N	LVDS	AA26	H23	FMC_LPC_LA19_N	LVDS	Y24
G27	FMC_LPC_LA25_P	LVDS	W29	H25	FMC_LPC_LA21_P	LVDS	Y30
G28	FMC_LPC_LA25_N	LVDS	Y29	H26	FMC_LPC_LA21_N	LVDS	AA30
G30	FMC_LPC_LA29_P	LVDS	W27	H28	FMC_LPC_LA24_P	LVDS	Y28
G31	FMC_LPC_LA29_N	LVDS	W28	H29	FMC_LPC_LA24_N	LVDS	AA28
G33	FMC_LPC_LA31_P	LVDS	AC26	H31	FMC_LPC_LA28_P	LVDS	AF26
G34	FMC_LPC_LA31_N	LVDS	AD26	H32	FMC_LPC_LA28_N	LVDS	AF27
G36	FMC_LPC_LA33_P	LVDS	AB24	H34	FMC_LPC_LA30_P	LVDS	AC24

J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚	J6 引脚	原理图信号网络	电平标准	FPGA U18 引脚
G37	FMC_LPC_LA33_N	LVDS	AC25	H35	FMC_LPC_LA30_N	LVDS	AD24
G39	VADJ			H37	FMC_LPC_LA32_P	LVDS	AA20
				H38	FMC_LPC_LA32_N	LVDS	AB20
				H40	VADJ		

2.8 配置接口

2.8.1 配置框图

AP103 开发板支持 MSPI x1/x2/x4 Fast Read 模式，支持超过 128Mb 容量的 SPI Flash 器件 32-bit 地址读写模式模式。



图 2- 8-1 开发板 MSPI X4 配置框图

2.8.2 配置信号及原理图

开发板 NorFlash 型号为 MT25QL256ABA1EW9-0SIT，供电电压为 3.3V，数据位宽为 4 位。其原理图和信号列表如下。



图 2- 8-2 MSPI X4 配置原理图

表 2- 8-1 MSPI X4 配置信号列表

U18 FPGA 引脚	原理图网络名	电平标准	NorFalsh 引脚
U19	FPGA_CFG_FCS_B	LVCMOS33	1 Pin
B10	FPGA_CFG_CLK	LVCMOS33	6 Pin
P24	FPGA_CFG_MOSI_DQ0	LVCMOS33	5 Pin
R25	FPGA_CFG_DIN_DQ1	LVCMOS33	2 Pin
R20	FPGA_CFG_DQ2	LVCMOS33	3 Pin
R21	FPGA_CFG_DQ3	LVCMOS33	7 Pin

2.9 电源

2.9.1 电源输入

AP103 开发板支持三种外部电源输入方式，但要求只能同时使用其中一个接口供电。

推荐使用 DC12V/3A 的电源适配器供电。

表 2- 9-1 DC 电源输入类型

电源输入连接器位号	连接器对应丝印	描述
J2	DC12V_IN	DC5.5*2.5mm 电压 12V，电流 3A
J1	ATX_AUX_12V_IN	机箱内部辅助供电 8pin 接口
PCIE	PCIE FINGER X4	PCIE 供电

2.9.2 电源框图



图 2- 5 AP103 开发板电源框图

2.9.3 电源测试点

表 2- 9-2 电源测试点列表

电源芯片位号	电源网络名	输出电压	测试点位号	描述
U1	VCC1V5_DDR3	1.5V	F1	DDR3 1.5V 电源测试点
U2	VCCAUX_FPGA	1.8V	F2	1.8V 供电
U3	VCCAUX_IO_FPGA	2.0V	F3	未使用
U5	VCC5V0	5V	F4	备用电源
U6	VCCINT_FPGA	0.95V	F5	Core 电压
U7	DVDD_1V0_ETH	1.0V	F6	-
U8	VCC2V5_FPGA	2.5V	F7	Bank14 供电电压
U9	VCC3V3_FPGA	3.3V	F8	Bank0/13 供电电压
DC_IN	VIN12V	12V	F9	DC 电源输入电压
U11	FPGA_ADJ	1.2/1.8/2.5/3.3V	F12	Bank12/12/15/16/17 可调供电电压

2.9.4 FPGA_ADJ 电源域选择

AP103 开发板的电源网络 FPGA_ADJ 给 FPGA 的 Bank11/12/15/16/17 供电，可以通过位号 J3 的拨码开关选择所需要的电压值，其原理图如下图。



图 2- 9-2 FPGA_ADJ 电源原理图

FPGA_ADJ 的供电电压值拨码开关位置和对应的电压值如下表，需要注意的是切换电压值时需断电操作。默认输出为 3.3V。

表 2- 9-3 FPGA_ADJ 拨码开关位置

FPGA_ADJ 电压值	拨码开关位置
1.2V	

FPGA_ADJ 电压值	拨码开关位置
1.8V	
2.5V	
3.3V	

2.10 用户测试 IO

2.10.1 LED 状态指示灯

AP103 开发板所有 LED 状态指示灯位号及相关信息如下表：

表 2- 10-1 LED 状态指示灯

LED 指示灯位号	控制信号网络名	指示灯颜色	描述
D19	GPIO_R_LED0	红	高电平点亮
D20	GPIO_R_LED1	红	高电平点亮
D21	GPIO_R_LED2	红	高电平点亮
D22	GPIO_R_LED3	红	高电平点亮
D23	GPIO_G_LED0	绿	高电平点亮
D24	GPIO_G_LED1	绿	高电平点亮
D25	GPIO_G_LED2	绿	高电平点亮
D3	GPIO_G_LED3	绿	PCIE 挡条前面板状态指示灯，高电平点亮
	VCC3V3_FPGA	绿	PCIE 挡条前面板 3.3V 上电指示
D6	FPGA_CFG_DONE	绿	加载指示信号，高电平点亮表示加载成功
D4	VIN12V	绿	12V DC 电源上电指示信号
D11	PWRCTL1_VCC4A_PG	绿	主板电源上电正常指示信号，给到 FMC 子卡，高电平有效
D12	PHY_LED_LINK10	绿	10Mbps 速率运行模式状态指示
D13	PHY_LED_LINK100	绿	100Mbps 速率运行模式状态指示
D14	PHY_LED_LINK1000	绿	1000Mbps 速率运行模式状态指示
D15	PHY_LED_DPLX	绿	低电平灯亮，表示运行在全双工模式 高电平灯灭，表示运行在半双工模式

LED 指示灯位号	控制信号网络名	指示灯颜色	描述
网口指示灯	PHY_LED_RX	绿	数据接收状态指示
网口指示灯	PHY_LED_TX	黄	数据发送状态指示
D17	LOLB	绿	PLL 失锁指示灯，低电平有效
D16	INT	绿	PLL 中断指示灯，低电平有效
D30	FT_VREGIN_3V3	绿	TypeC 转 JTAG 上电指示信号

2.10.2 按键 GPIO

AP103 开发板所有按键及相关信息如下表：

表 2- 10-2 按键列表

按键位号	按键丝印	描述
J25	SW0	空闲状态是高电平，按下为低电平
J26	SW1	空闲状态是高电平，按下为低电平
J27	SW2	空闲状态是高电平，按下为低电平
J28	SW3	空闲状态是高电平，按下为低电平
J29	SW4	空闲状态是高电平，按下为低电平

2.10.3 SMA 测试接口

表 2- 10-3 SMA 测试接口

SMA 位号	SMA 丝印	耦合端接方式
J12	FPGA_Serdes_SMA_TX_P	DC 耦合
J14	FPGA_Serdes_SMA_TX_N	DC 耦合
J16	FPGA_Serdes_SMA_RX_P	AC 耦合
J18	FPGA_Serdes_SMA_RX_N	AC 耦合
J20	FPGA_Serdes_SMA_REFCLK_P	DC 耦合
J21	FPGA_Serdes_SMA_REFCLK_N	DC 耦合
J13	FPGA_HR_GPIO_LVDS_P	DC 耦合，外部 100R 差分端接
J15	FPGA_HR_GPIO_LVDS_N	DC 耦合，外部 100R 差分端接
J17	FPGA_HR_GCLK_IN_P	DC 耦合，外部 100R 差分端接
J19	FPGA_HR_GCLK_IN_N	DC 耦合，外部 100R 差分端接
J22	FPGA_HP_GPIO_LVDS_P	AC 耦合，外部 100R 差分端接
J23	FPGA_HP_GPIO_LVDS_N	AC 耦合，外部 100R 差分端接

2.10.4 示波器 GND 测试夹

表 2- 10-4 示波器 GND 测试夹

测试夹位号	功能
TP1	示波器测试 GND
TP2	
TP3	
TP4	

3 版本信息

日期	版本	修订记录
2021/06/22	0.1	初版建立。
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	将文档中的器件名称统一为 PH1A400SFG900

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。