Advanced VLSI System Design
(Graduate Level)
Fall 2025

HOMEWORK II
REPORT

Must do self-checking before submission:

☑ Compress all files described in the problem into one tar
☑ All SystemVerilog files can be compiled under SoC Lab environment
☑ All port declarations comply with I/O port specifications
☑ Organize files according to File Hierarchy Requirement
☑ No any waveform files in deliverables

Student name: _楊淯絜_____

一、Summary

- 設計 AXI 並驗證完善其功，包括 handshake 順序，讀寫通道。通道共有五個，Read 兩個通道，分別傳地址和資料，Write 有三個通道，地址、資料、Response，皆通過 Valid 和 Ready 訊號 handshake。
- 藉 JasperGold Verificatoin IP 驗證整個模組，包括 CPU Wrapper、Sram wrapper、AXI，由 CPU 計算的結果來驗證 AXI 可否正常讀寫。

二、Design Report

1.RTL Simulation (All Pass)

Prog0

```
DM[  51] = 40b55d63, pass
DM[  52] = c213a0c4, pass
DM[  53] = 40c10789, pass
DM[  54] = 404c5a18, pass
DM[  55] = 00000000, pass
DM[  56] = 000013fb, pass
your total cycle is 0.000000
your total cycle is 22236.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 200569500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog1

```
DM[  30] = 7a27c66f, pass
DM[  31] = 7b1ed6e1, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 609862500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog2

```
DM[   0] = cfb90b0a, pass
DM[   1] = f56a8809, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 197752500 PS + 3
../sim/top_tb.sv:114     $finish;
ncsim> exit
```

Prog3

```
DM[   0] = 00000003, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 197968500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog4

```
DM[   0] = 00375f00, pass
DM[   1] = 00000000, pass
DM[   2] = 0000129b, pass
your total cycle is 0.000000
your total cycle is 21351.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 192577500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog5

```
DM[   1] = f56a8809, pass
DM[   2] = cfb90b0a, pass
DM[   3] = 0f95c456, pass
your total cycle is 0.000000
your total cycle is 0.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 180229500 PS + 3
```

Prog6

```
DM[   0] = c11c1150, pass
DM[   1] = 433e05fc, pass
your total cycle is 0.000000
your total cycle is 0.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 179365500 PS + 3
../sim/top_tb.sv:114     $finish;
```

2.Post Simultaion(All Pass)

Prog0

```
DM[  51] = 40b55d63, pass
DM[  52] = c213a0c4, pass
DM[  53] = 40c10789, pass
DM[  54] = 404c5a18, pass
DM[  55] = 00000000, pass
DM[  56] = 000013fb, pass
your total cycle is 0.000000
your total cycle is 22236.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 200569500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog1

```
DM[  30] = 7a27c66f, pass
DM[  31] = 7b1ed6e1, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 609862500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog2

```
DM[   0] = cfb90b0a, pass
DM[   1] = f56a8809, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 197752500 PS + 3
../sim/top_tb.sv:114     $finish;
ncsim> exit
```

Prog3

```
DM[   0] = 00000003, pass



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 197968500 PS + 3
../sim/top_tb.sv:114     $finish;
```

Prog4

```
DM[   0] = 00375f00, pass
DM[   1] = 00000000, pass
DM[   2] = 0000129b, pass
your total cycle is 0.000000
your total cycle is 21351.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 192577500 PS +
../sim/top_tb.sv:114     $finish;
```

Prog5

```
DM[   1] = f56a8809, pass
DM[   2] = cfb90b0a, pass
DM[   3] = 0f95c456, pass
your total cycle is 0.000000
your total cycle is 0.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 180229500 PS +
```

Prog6

```
DM[   0] = c11c1150, pass
DM[   1] = 433e05fc, pass
your total cycle is 0.000000
your total cycle is 0.000000



        ****************************
        **                        **       |__||
        **  Congratulations !!    **      / 0.0  |
        **                        **    /_____   |
        **  Simulation PASS!!     **   /^ ^ ^ \  |
        **                        **  |^ ^ ^ ^ |w|
        ****************************   \m___m__|_|


Simulation complete via $finish(1) at time 179365500 PS + 3
../sim/top_tb.sv:114     $finish;
```

3.PA Report

Cycle Period	

4.JasperGold

5.Superlint Coverage

三、Top Module

下圖為本次設計完整設計圖。設計中主要以三部分組成，1) CPU Wrapper 2) AXI Bus 3) SRAM Wrapper，CPU Wrapper 和 SRAM Wrapper 藉由 Bridge 的五個通道進行資料存取，分為 5 個 1) Read Address 2) Read Data 3)Write Address 4) Write Data 5) Write Response。



四、Sub Module

1. CPU Wrapper

CPU Wrapper 內部會有以下三個子模組，1)CPU 本體、2)IM Master、3)DM Master。由 2)、3)負責傳遞、接收 IM、DM 的 handshake、address、data 傳輸，以及對 CPU 本體的 Stall 訊號，再由最外層的 CPU Wrapper 連接 AXI 對 SRAM Wrapper 溝通。

2.AXI bus(Bridge)

本次設計的 AXI Bus 內部架構如下圖，有五個通道，其中 Read Address 和 Write Address 內部會有 Arbiter 和 Decoder 去決定要傳去哪個 Slave。



五、Waveform Verification

1.Bridge

1.1 Read/Write Address (Arbiter & Decoder)

在讀寫操作時，Master 端會先發起 valid，經由 Arbiter 決定誰有權進行讀寫，再將其位址傳入 Decoder 進行派發，如下圖的例子，當 O_PC 要取指時發出 0x308 以及 valid 訊號至 Arbiter，Master[1:0]跳轉至 1 選擇令其地址往下傳至 Decoder，Decoder 收到後根據其地址判斷要傳至哪個 Slave，再將其 Ready 訊號傳回，即可完成此次握手和傳輸。



1.2 Read Data

下圖 CPU 進行 Read 為例，當 PC_EXE_in(在 EXE Stage 進行的 pc)(0x54c)，可得知此時在 MEM Stage 是執行 0x548，有 Read (active high)發生，並可看到 M0_RValid 啟動，等待 RReady 進行回覆，但 M1_RValid 並沒有進行請求，並轉送至 S0_RValid。可看到其讀出 Data 為(0x44_0413)



1.3 Write Data

下圖 CPU 進行 Write 為例，當 PC_EXE_in(在 EXE Stage 進行的 pc)(0x4e0)，故 MEM Stage 需減 4(執行 0x4dc)，此時有 Write (active high)發生，狀態機的 S_nxt

也正確被進行進入 Write 模式(State = 3)。並可看到 S1_WValid 啟動，等待 S1_WReady 進行回覆，回覆 M1_WReady。可看到其寫入 S1 Data 為 0xcccc_cccc



1.4 Write Response

下圖為舉 CPU 進行 Write 為例，當 PC_EXE_in(在 EXE Stage 進行的 pc)(0x4e0)，故 MEM Stage 需減 4(執行 0x4dc)，此時有 Write (active high)發生，狀態機的 S_nxt 也正確被進行進入 Write 模式(State = 3)，最後進入 Write Data 模式(State = 4)前，Master 端就已經將 Response Ready 拉起，等待最後進入 Response 模式(State = 5)，Slave 端將 Response Valid 拉起。

2.CPU Wrapper

2.1 CPU

CPU 會將要存取 DM、IM 的訊號送出，而 IM 只有進行讀取，所以由 DM 來說明這兩個功能

- DM Read

此刻在 MEM Stage 執行的指令需減 4(執行 0x4b0)，此時有 Read (active high)發生，並 WEB == 1’b1 (active high)，此時所要傳輸的 address 為 DM_addr (0x1_10f8)。對應要輸出的 Data 為 DM_Dout(0x6666_6666)。同時 CPU 端會收到需要 Stall 的訊號。



- DM Write

下圖為 MEM Stage 執行 0x108，此時有 write(active high)發生，並為全部 Bit 都需寫入，BWEB == 32’b0 (active low)，此時所要傳輸的 address 為 DM_addr(0x1_010c) 。對應要傳輸的 Data 為 DM_Din(0x0)。同時 CPU 端會收到需要 Stall 的訊號。



- 新增 Stall 訊號

由於現在進行讀寫都需要複數個周期，所以新增了 stall 功能，由 master 發出，會將整個 cpu 及 pipeline 凍結在當前指令，只到讀寫操作完成才會繼續運行。



2.2 Master

➢ Read

下圖為 CPU 進行 Read 舉例，當 MEM Stage 執行 0x68 時，此時有 Read(active high) 發生，並可看到 Start_burst_read 被進行觸發，狀態機的 S_nxt 也正確被進行進入 Read 模式(State = 1)。ARValid 才會啟動，等待 ARReady 進行回覆，當接收到訊號後，啟動 RReady，等待 RValid 傳送成功 Handshake，Handshake 成功時可看到 RData 開始傳輸(0xf13)。



➢ Write

下圖為 CPU 進行 Write 舉例，當 MEM Stage 執行 0x108，此時有 Write (active high) 發生，並可看到 Start_burst_write 被進行觸發，狀態機的 S_nxt 也正確被進行進入 Write 模式(State = 3)。此時在(State = 3)的時候，AWValid 才會正式啟動，等待 AWReady 進行回覆，當接收到訊號後，啟動 WValid，等待 WReady 傳送成功 Handshake，Handshake 成功時可看到 WData 開始傳輸(0xf13)，傳完後進入 Response 模式(State = 5)，來確認是否有寫成功。



3. SRAM Wrapper

3.1 Slave

➢ Read

下圖為舉 MEM Stage 執行 0x138，進行 Read 為例，此時有 Read(active high)發生，等待 Addr Handshake 成立才會正式啟動，等當接收到訊號後，啟動 RValid，等待 RReady 傳送成功 Handshake，Handshake 成功時可看到 RData 開始傳輸(0xffe0_0313)，此時可以看到 CEB 啟動(active low)，讀取位置 A(0x50)，並在 DO 送值出來(0xffe0_0313)。



➢ Write

下圖為舉 MEM Stage 執行 0x548，執行 Write 為例，此時有 Write (active high)發生，並可看到 Start_burst_write 被進行觸發，狀態機的 S_nxt 也正確被進行進入 Write 模式(State = 3)。AWValid 隨之啟動，等待 AWReady 進行回覆，當接收到訊號後，啟動 WValid，等待 WReady 傳送成功 Handshake，Handshake 成功時可看到 WData 開始傳輸(0xd9d)，傳完後進入 Response 模式(State = 5)，來確認是否有寫成功。此時可以看到 CEB 啟動(active low)，寫入位置 A(0x13)，並在 DI 送值送進 Memory (0xd9d)。



六、Lessons Learned

- CPU Stall 問題

  由於作業一在 CPU 新增了分支預測的功能，所以在此次作業要加入 Stall 暫停住整個 CPU 時一直遇到分支預測無法準確暫停的問題，因為其訊號並沒有在 pipeline 裡面，同時為應對各種分支狀況，控制訊號非常多，花了不少時間讓其能和 Stall 訊號配合上。

- Master 存取順序問題

  此次主要遇到的困難是，我原先沒有注意到 DM Master 也會去存取 IM Slave，此時 IM Slave 會遇到 IM Master 要讀指令而 DM Master 要寫資料，因此需要在 Slave 端也設計好優先序去避免發生衝突。